Texas Instruments Ricevitore di interfaccia seriale per display SN65LVDS302
Il ricevitore di interfaccia seriale per display programmabile a 27 bit SN65LVDS302 di Texas Instruments de-serializza i dati di ingresso seriali conformi a FlatLink™ 3G in 27 uscite di dati paralleli. Il ricevitore SN65LVDS302 di Texas Instruments contiene un registro a scorrimento per caricare i bit 30 dagli ingressi seriali 1 2, o 3. Dopo aver controllato il bit di parità, aggancia i 24 pixel e i tre bit di controllo alle uscite CMOS parallele. Se il controllo della parità conferma la parità corretta, l'uscita dell'errore di parità del canale (CPE) rimane bassa. Se viene rilevato un errore di parità, l'uscita CPE genera un impulso elevato mentre il bus di uscita dati ignora il pixel appena ricevuto. L'ultimo data word viene invece mantenuto sul bus di uscita per un altro ciclo di clock.Caratteristiche
- Tecnologia di interfaccia seriale
- Compatibile con FlatLink™ 3G come SN65LVDS301
- Supporta interfacce video fino a 24 bit di dati RGB e tre bit di controllo ricevuti su una, due o tre linee differenziali SubLVDS
- Tre modalità di funzionamento per risparmiare energia
- Modalità attiva QVGA 17 mW
- Arresto tipico 0,7 µW
- Modalità di standby tipica 27 µW (tip.)
- Livelli di tensione differenziale SubLVDS
- Throughput dati fino a 1,755 Gbps
- Funzione bus-swap per la flessibilità del layout del PCB
- Valutazione ESD > 4 kV (HBM)
- Intervallo di clock dei pixel da 4 MHz a 65 MHz
- Sicurezza intrinseca su tutti gli ingressi CMOS
- Package in nFBGA da 5 mm × 5 mm con passo della sfera di 0,5 mm
- EMI molto bassa conforme alle specifiche SAE J1752/3 "Kh"-
Applicazioni
- Dispositivi indossabili (non medicali)
- Tablet
- Telefoni cellulari
- Dispositivi elettronici portatili
- Giochi
- Automazione e pagamenti al dettaglio
- Automazione degli edifici
Diagramma a blocchi funzionale
Pubblicato: 2020-12-17
| Aggiornato: 2024-10-21
