Texas Instruments Processore di segnale digitale a punto fisso TMS320VC5506

La CPU TMS320C55x fornisce due unità di accumulo moltiplicato (MAC), ciascuna con capacità di moltiplicazione a 17 bit x 17 bit in un singolo ciclo. Un'Unità aritmetica/logica (ALU) a 40 bit centrale è supportata da un'ulteriore unità ALU a 16 bit. L'uso dell'ALU è sotto il controllo del set di istruzioni, fornendo la capacità di ottimizzare l'attività parallela e il consumo di energia. Queste risorse sono gestite nell'unità di indirizzo (AU) e nell'unità di dati (DU) della CPU TMS320C55x. La generazione DSP TMS320C55x supporta un set di istruzioni a larghezza di byte variabile per una migliore densità di codice. L'unità di istruzioni (IU) esegue il recupero del programma a 32 bit dalla memoria interna o esterna e segue le istruzioni per l'unità di programma (PU). L'unità del programma decodifica le istruzioni, dirige le attività alle risorse AU e DU e gestisce la pipeline completamente protetta. La capacità di ramificazione predittiva evita i lavaggi delle condutture durante l'esecuzione delle istruzioni condizionali.

I 128K byte di memoria su chip su TMS320VC5506 sono sufficienti per molti elettrodomestici portatili, sistemi GPS portatili, altoparlanti wireless, PDA portatili e dispositivi di gioco. Molte di queste apparecchiature richiedono tipicamente 64 k byte o più di memoria su chip ma meno di 128 K byte di memoria e devono funzionare in modalità standby per oltre il 60%-70% del tempo. Per le applicazioni che richiedono più di 128 K byte di memoria on-chip ma meno di 256 K byte di memoria on-chip, Texas Instruments offre il dispositivo TMS320VC5509A, che si basa sul core DSP TMS320C55x.

Il set di periferiche TMS320C5506 include un'interfaccia di memoria esterna (EMIF) che fornisce accesso senza colla a memorie asincrone come EPROM e SRAM, nonché a memorie ad alta velocità e alta densità come la DRAM sincrona. Le periferiche aggiuntive includono bus seriale universale (USB), clock in tempo reale, temporizzatore di supervisione e interfaccia I²C multi-master e slave. Tre porte seriali (McBSPs) con buffer multicanale full-duplex forniscono un'interfaccia senza colla a una varietà di dispositivi seriali standard del settore e comunicazione multicanale con un massimo di 128 canali abilitati separatamente. Il controller DMA fornisce il movimento dei dati per sei contesti di canale indipendenti senza l'intervento della CPU, fornendo la resa DMA fino a due parole a 16 bit per ciclo. Sono inclusi anche due temporizzatori generici fino a otto pin I/O generici dedicati (GPIO) e la generazione di clock analogico ad anello ad aggancio di fase (DPLL).