Renesas Electronics Generatori di clock 9FGL0x
I generatori di clock 9FGL0x sono generatori Gen1-5 PCIe da 3,3 V con 2, 4 e 8 coppie di uscita PCIe da 100 MHz. Questi buffer sono dotati di 2, 4 e 8 versioni di uscita PCIe a 100 MHz. I generatori 9FGL0x hanno terminazioni integrate per sistemi da 100 Ω e 85 Ω, consumo energetico tipico da 112 mW a 206 mW (a 3,3 V) e frequenza di ingresso di 25 MHz. Questi generatori presentano anche diffusione SRnS 0%, CC 0% e CC/SRIS 0,5% selezionabile tramite pin e CC/SRIS -0,25% selezionabile tramite SMBus. Le applicazioni tipiche includono archiviazione nVME, reti, acceleratori, controllo industriale e server/elaborazione ad alte prestazioni.Caratteristiche
- Coppie di uscita PCIe da 2, 4 o 8 100 MHz
- Un'uscita REF LVCMOS da 3,3 V con supporto Wake-OnLAN (WOL)
- Le terminazioni integrate per i sistemi da 100 Ω e 85 Ω consentono di risparmiare 4 resistori per uscita
- Consumo tipico da 112 mW a 206 mW (a 3,3 V).
- Il rail VDDIO consente un risparmio di potenza del 35% a 1,05 V (solo 9FGL06 e 9FGL08).
- I dispositivi contengono una configurazione predefinita; SMBus non richiesto
- Contattare la fabbrica per configurazioni predefinite personalizzate
- Le caratteristiche selezionabili da SMBus consentono l'ottimizzazione in base alle esigenze del cliente:
- Polarità di ingresso e pull-up/pull-down
- Velocità di risposta in uscita e ampiezza
- Impedenza di uscita (85 Ω o 100 Ω) per ciascuna uscita
- I pin OE# supportano la funzione PCIe CLKREQ#
- Diffusione SRnS 0%, CC 0% e CC/SRIS 0,5% selezionabile tramite pin
- Diffusione CC/SRIS -0.25% selezionabile tramite SMBus
- Commutazione pulita tra le impostazioni di diffusione CC/SRIS
- Le uscite DIF sono bloccate fino al blocco del PLL; avvio del sistema pulito
- 2 indirizzi SMBus selezionabili
- Package salvaspazio:
- 24-VFQFPN 4 mm × 4 mm (9FGL02x1D)
- 32-VFQFPN 5 mm × 5 mm (9FGL04x1D)
- 40-VFQFPN 5 mm × 5 mm (9FGL06x1D)
- 48-VFQFPN 6 mm × 6 mm (9FGL08x1D)
Specifiche
- Jitter tipico RMS a 90 fs (PCIe Gen5 CC)
- Jitter ciclo-ciclo <50 ps su uscite differenziali
- Sfasamento uscita-uscita <50 ps su uscite differenziali
- Errore di sintesi di ±0 ppm su uscite differenziali
- Frequenza di ingresso 25 MHz
Applicazioni
- Server/elaborazione ad alte prestazioni
- Archiviazione nVME
- Reti
- Acceleratori
- Controllo industriale
Schema a blocchi
Risorse aggiuntive
- AN-805 – Perline di ferrite consigliate
- Rilevanza applicativa del jitter di clock
- Nota applicativa – PLL a cascata
- Pilotaggio della logica LVPECL, LVDS, CML e SSTL con uscite HCSL a bassa potenza “universali” di IDT
- HCSL a bassa potenza vs. HCSL tradizionali
- Requisiti del clock di riferimento PCI Express
- Considerazioni termiche nella progettazione e nella selezione del package
- Specifiche Jitter per segnali di temporizzazione
- Jitter di fase RMS
- Ingresso differenziale con riferimento VCMR VIH
- Ingresso differenziale per l'accettazione di livelli a terminazione singola
- Informazioni sulle unità jitter
- Cristallo: resistenza negativa dell'oscillatore di misurazione
View Results ( 4 ) Page
| Codice prodotto | Numero di uscite | Tensione di alimentazione - Max. | Tensione di alimentazione - Min. | Ciclo utile - Max | Sensibili all’umidità | Corrente di alimentazione operativa | Temperatura di lavoro massima | Temperatura di lavoro minima | Descrizione |
|---|---|---|---|---|---|---|---|---|---|
| 9FGL0851DKILFT | 8 Output | 3.465 V | 3.135 V | 55 % | Yes | 23 mA | + 85 C | - 40 C | Buffer di clock 9FGL0851D PCIE GEN1-5 CLK GEN_AP635T DIE SHRINK, 8 |
| 9FGL0841DKILFT | 8 Output | 3.465 V | 3.135 V | 55 % | Yes | 23 mA | + 85 C | - 40 C | Buffer di clock 9FGL0841D PCIE GEN1-5 CLK GEN, 8O/P, 100 OHMS |
| 9FGL0241DKILF | 2 Output | 3.465 V | 3.135 V | 55 % | 23 mA | + 85 C | - 40 C | Buffer di clock 9FGL0241D PCIE GEN1-5 CLK GEN_AP635T DIE SHRINK, 2 | |
| 9FGL0451DKILFT | 4 Output | 3.465 V | 3.135 V | 55 % | Yes | 23 mA | + 85 C | - 40 C | Buffer di clock 9FGL0451D PCIE GEN1-5 CLK GEN_AP635T DIE SHRINK, 4 |
Pubblicato: 2023-04-25
| Aggiornato: 2023-07-06
