Diodes Incorporated buffer di clock pcie PI6CB33401 PI6CB33402
I buffer di clock PCIe a 4 uscite PI6CB33401 PI6CB33402 di Diodes Incorporated utilizzano un design proprietario a circuito ad aggancio di fase (PLL) per ottenere un jitter molto basso. Un clock a basso jitter è un circuito integrato che produce un segnale di temporizzazione per l'uso nella sincronizzazione del funzionamento di un sistema. Il jitter, o ritardo irregolare, soddisfa i requisiti di interconnessione dei componenti periferici Express Gen1/Gen2/Gen3/Gen4/Gen5. Oltre al supporto PCIe a 100 MHz, questi dispositivi supportano anche applicazioni Ethernet con 50 MHz, 125 MHz e 133,33 MHz tramite SMBus. La terminazione su chip può salvare 16 resistori esterni e semplificare il layout. Il singolo pin OE per ogni uscita fornisce una gestione dell'energia più semplice.
Caratteristiche
- Tensione di alimentazione: 3,3 V
- Ingresso logica di pilotaggio della corrente ad alta velocità (HCSL): 100 MHz, supporta anche 50 MHz, 125 MHz o 133,33 MHz tramite SMBus.
- 4 uscite HCSL differenziali a bassa potenza con terminazione su chip
- ZOUT predefinito = 100 Ω (PI6CB33401) o 85 Ω (PI6CB33402)
- Tolleranza dello spettro distribuito
- Abilitazione uscita singola
- Velocità di risposta programmabile e ampiezza di uscita per ogni uscita
- Le uscite differenziali sono bloccate fino a quando il PLL non è bloccato
- Pin a strappo o SMBus per la configurazione
- Sfasamento differenziale uscita-uscita < 50 ps
- Uscite di jitter molto basse
- jitter ciclo-ciclo Differenziale < 50 ps
- Conforme a PCIe Gen1/Gen2/Gen3/Gen4/Gen5 CC
- Conforme a SRiS e SRnS PCIe Gen 2 e 3
- Senza piombo e conformi a RoHS
- Package TQFN 5 mm ×5 mm a 32 conduttori
- Intervallo delle temperature di funzionamento: da -40 °C a +85 °C
Prodotti correlati
Diodes Incorporated Timing Solutions
Total timing solutions with products ranging from simple crystals to clock ICs under one roof.
Diagramma a blocchi
Pubblicato: 2020-01-13
| Aggiornato: 2024-07-02