buffer di clock pcie PI6CB33401 PI6CB33402

I buffer di clock PCIe a 4 uscite PI6CB33401 PI6CB33402 di Diodes Incorporated utilizzano un design proprietario a circuito ad aggancio di fase (PLL) per ottenere un jitter molto basso. Un clock a basso jitter è un circuito integrato che produce un segnale di temporizzazione per l'uso nella sincronizzazione del funzionamento di un sistema. Il jitter, o ritardo irregolare, soddisfa i requisiti di interconnessione dei componenti periferici Express Gen1/Gen2/Gen3/Gen4/Gen5. Oltre al supporto PCIe a 100 MHz, questi dispositivi supportano anche applicazioni Ethernet con 50 MHz, 125 MHz e 133,33 MHz tramite SMBus. La terminazione su chip può salvare 16 resistori esterni e semplificare il layout. Il singolo pin OE per ogni uscita fornisce una gestione dell'energia più semplice.