Ricevitore di interfaccia seriale per display SN65LVDS302

Il ricevitore di interfaccia seriale per display programmabile a 27 bit SN65LVDS302 di Texas Instruments de-serializza i dati di ingresso seriali conformi a FlatLink™ 3G in 27 uscite di dati paralleli. Il ricevitore SN65LVDS302 di Texas Instruments contiene un registro a scorrimento per caricare i bit 30 dagli ingressi seriali 1 2, o 3. Dopo aver controllato il bit di parità, aggancia i 24 pixel e i tre bit di controllo alle uscite CMOS parallele. Se il controllo della parità conferma la parità corretta, l'uscita dell'errore di parità del canale (CPE) rimane bassa. Se viene rilevato un errore di parità, l'uscita CPE genera un impulso elevato mentre il bus di uscita dati ignora il pixel appena ricevuto. L'ultimo data word viene invece mantenuto sul bus di uscita per un altro ciclo di clock.