Buffer LVDS a basso jitter aggiuntivo LMK1D210x

Il buffer LVDS a basso jitter aggiuntivo LMK1D210x di Texas Instruments distribuisce due ingressi di clock (IN0 e IN1) a un totale di 8 coppie di uscita di clock LVDS differenziali (OUT0, OUT7) con sfasamento minimo per la distribuzione del clock. Ogni blocco buffer è costituito da un ingresso e fino a 4 uscite LVDS. Gli ingressi possono essere LVDS, LVPECL, HCSL, CML o LVCMOS. LMK1D210x è specificamente progettato per pilotare linee di trasmissione da 50 Ω. Nel caso di azionamento degli ingressi in modo a terminazione singola, la tensione di polarizzazione appropriata deve essere applicata al pin di ingresso negativo non utilizzato.