Texas Instruments Buffer di clock a bassissimo jitter LMKDB1
I buffer di clock a bassissimo jitter LMKDB1 di Texas Instruments sono una famiglia di buffer LP-HCSL a bassissimo jitter e MUX che supportano PCIe da Gen 1 a Gen 6 e sono conformi a DB2000QL. I dispositivi offrono una sequenza di accensione flessibile, ingressi fail-safe, pin di abilitazione e disabilitazione delle uscite individuali, rilevamento della perdita del segnale di ingresso (LOS) e funzioni di disabilitazione automatica delle uscite, nonché eccellenti prestazioni di reiezione del rumore di alimentazione. Sono supportate entrambe le tensioni di alimentazione 1,8 V e 3,3 V. Per l'LMKDB1120 di Texas Instruments, un'alimentazione da 1,8 V consente di risparmiare 250 mW di potenza rispetto a 3,3 V.Caratteristiche
- Buffer di clock LP-HCSL e clock MUX che supportano
- PCIe da Gen 1 a Gen 6
- Architetture PCIe CC (Common Clock) e IR (Independent Reference)
- Clock di ingresso con o senza SSC
- Conforme ad DB2000QL
- Tutti i dispositivi soddisfano le specifiche di DB2000QL
- LMKDB1120 è compatibile coi pin di DB2000QL
- Jitter additivo estremamente basso
- 31fs di jitter additivo RMS da 12 kHz a 20 MHz a 156,25 MHz
- 13 fs di jitter additivo massimo per PCIe Gen. 4
- Jitter additivo massimo di 5 fs per PCIe Gen. 5
- Jitter additivo massimo di 3 fs per PCIe Gen. 6
- Ingresso a sicurezza intrinseca
- Sequenza di accensione flessibile
- Disabilitazione automatica dell'uscita
- Abilitazione uscita singola
- SBI (Side Band Interface) per l'abilitazione o la disabilitazione dell'uscita ad alta velocità
- Rilevamento ingresso LOS (perdita di segnale)
- Impedenza di uscita: 85 Ω o 100 Ω
- Alimentazione 1,8 V/3,3 V ±10%.
- Temperatura ambiente da -40 °C a 105 °C
Applicazioni
- Elaborazione ad alte prestazioni
- Scheda madre del server
- NIC/SmartNIC
- Acceleratore hardware
Applicazione tipica
Pubblicato: 2024-03-15
| Aggiornato: 2026-02-02
