Texas Instruments Sincronizzatore di rete ad alte prestazioni LMK5C33216A
Il sincronizzatore di rete ad alte prestazioni LMK5C33216A di Texas Instruments include un pulitore di jitter progettato per soddisfare i severi requisiti delle comunicazioni wireless e delle applicazioni infrastrutturali. Il sincronizzatore di rete integra tre DPLL per fornire jitter senza interruzioni e attenuazione della commutazione con larghezza di banda del loop programmabile e senza filtri del loop esterni. Questa caratteristica massimizza la flessibilità e la facilità d'uso del dispositivo. Ogni fase DPLL blocca un APLL accoppiato a un ingresso di riferimento.
L'APLL3 presenta un PLL ad altissime prestazioni con la tecnologia proprietaria Bulk Acoustic Wave (BAW) di TI. Può generare clock di uscita a 491,52 MHz con jitter RMS tipico di 42 fs/jitter RMS massimo di 60 fs, indipendentemente dalle caratteristiche della frequenza di ingresso di riferimento del jitter e del DPLL. L'APLL2 e l'APLL1 offrono opzioni per un secondo o terzo dominio di frequenza e/o sincronizzazione.
I circuiti di convalida di riferimento monitorano i clock di riferimento DPLL ed eseguono un interruttore hitless quando rilevano un evento di commutazione. È possibile abilitare la modalità Zero-Delay (ZDM) e l'annullamento di fase per controllo la relazione di fase tra ingresso e uscita. Il Texas Instruments LMK5C33216A è completamente programmabile tramite l'interfaccia SPI o I2C. La EEPROM integrata può essere utilizzata per personalizzare i clock di avvio del sistema. Il dispositivo ha profili ROM predefiniti in fabbrica disponibili come opzioni di fallback.
Caratteristiche
- Clock wireless basati su BAW VCO a bassissimo jitter
- Jitter RMS tipico 42 fs/60 fs massimo a 491,52 MHz
- Jitter RMS tipico 47 fs/massimo 65 fs a 245,76 MHz
- Tre circuiti a blocco di fase digitali (DPLL) ad alte prestazioni con circuiti accoppiati a blocco di fase analogici (APLL)
- Larghezza di banda del circuito DPLL programmabile da 1 mHz a 4 kHz
- Dimensioni del passo di regolazione frequenza DCO <1>
- Due ingressi DPLL differenziali o a terminazione singola
- Frequenza di ingresso da 1 Hz (1PPS) a 800 MHz
- Mantenimento digitale e commutazione hitless
- 16 uscite differenziali con formati di uscita HSDS/LVPECL, LVDS e HSCL programmabili
- Fino a 20 uscite di frequenza totali se configurate con 6 uscite di frequenza LVCMOS su OUT0_P/N, OUT1_P/N, GPIO1 e GPIO2 e 14 uscite differenziali.
- Frequenza di uscita da 1 Hz (1 PPS) a 1250 MHz con oscillazione programmabile e modalità comune
- Conforme a PCIe da Gen 1 a 6
- I2C, SPI a 3 fili, o interfaccia SPI a 4 fili
- Temperatura di funzionamento ambientale da -40°C a +85°C
Applicazioni
- Reti wireless 4G e 5G
- Sistema di antenna attiva (AAS), mMIMO
- Unità radio remota macro (RRU)
- Banda base CPRI/eCPRI, unità centralizzate e distribuite (BBU, CU, DU)
- Stazione base a piccole celle
- Accesso alla linea fissa a banda larga
- SyncE (G.8262), SONET/SDH (Stratum 3/3E, G.813, GR-1244, GR-253), clock secondario IEEE 1588 PTP
- Eliminazione jitter, attenuazione deviazione e generazione di clock di riferimento per SerDes 56G/112G PAM-4
- Reti di trasporto ottico (OTN G.709)
- Industriale – test e misurazioni
Schema a blocchi semplificato tipico
Strumento di sviluppo
Texas Instruments Modulo di valutazione (EVM) LMK5C33216AEVM
Questo modulo può essere utilizzato per la valutazione del dispositivo, i test di conformità e la prototipazione di sistema.