NXP Semiconductors Microcontrollori crossover RT500 i.MX

I microcontroller Crossover RT500 RT500 i.MX di NXP Semiconductors sono MCU integrati sicuri ottimizzati per applicazioni di interfaccia uomo macchina (HMI) a bassa potenza. Gli MCU RT500 i.MX fanno parte della piattaforma di edge computing EdgeVerse™ di NXP Semiconductors Gli MCU i.MX RT500 combinano un motore grafico e un core DSP Cadence® Tensilica®Fusion F1 ottimizzato con un core Arm ® Cortex®-M33, offrendo un equilibrio ideale tra ottimizzazione della potenza e funzionalità ad alte prestazioni.

Gli MCU RT500 i.MX NXP presentano fino a 5 MB SRAM, 2 cache FlexSPI 32 kB e decrittografia dinamica. Questi dispositivi includono anche una vasta gamma di periferiche, tra cui un dispositivo USB ad alta velocità/host + PHY, due canali DMA, due interfacce SD/eMMC, un’interfaccia microfono digitale con un massimo di 8 canali e fino a 12 moduli di interfaccia seriale universali configurabili (interfacce Comunicazione flessibile) configurabili come SPI, I²C, I²S o UART. Inoltre, con una GPU 2D integrata con accelerazione grafica vettoriale e interfaccia + LCD parallela + controller DS MIPI, gli MCU RT500 i.MX semplificano lo sviluppo di applicazioni basate sul display mantenendo un basso consumo energetico.

La famiglia di MCU i.MX RT500, parte del programma NXP EdgeLock Assurance, offre funzionalità di sicurezza su chip ed è costruita su una base di avvio sicuro, debug sicuro e gestione sicura del ciclo di vita progettata per resistere ad attacchi remoti e locali del software.

Gli MCU RT500 i.MX di NXP Semiconductors sono disponibili in un package a livello di Wafer (FOWLP) Fan-Out a 249 terminali, con un intervallo delle temperature di funzionamento da -20 °C a +70 °C.

Caratteristiche

Elaborazione in tempo reale
- ARM Cortex-M33 in esecuzione fino a 200 MHz con reattività in tempo reale ultrarapida
- DSP opzionale CADALI® TTENSILON® Fusion F1 che funziona fino a 200 MHz con MAC 32x32
- Crittografia e acceleratori matematici per algoritmi complessi e di sicurezza
- SRAM su chip fino a 5 MB con accesso allo stato di attesa zero per codice e dati critici
Integrazione:
- GPU 2D opzionale con controller LCD per display e supporto DSI MIPI
- Interfaccia di memoria Flash SPI quadrupla/ottale e PSRAM con decrittografia della memoria immediata
- Interfaccia dispositivo e host ad alta velocità USB 2.0 con PHY
- Fino a 12 FlexComm, configurabile per interfacce SPI/I²C/UART/I2S; I³C separato e I²C dedicato per PMIC
- Fino a 2 interfacce per schede di memoria SD/eMMC
- Interfaccia microfono digitale che supporta fino a 8 canali

A bassa potenza
- Processo FD-SOI 28 nm ottimizzato per potenza attiva e di dispersione
- SRAM a bassa dispersione per una maggiore durata della batteria
Sicurezza avanzata
- Avvio sicuro con hardware immutabile "root-of-trust"
- Archiviazione chiave unica basata su funzione fisicamente non clonabile (PUF) SRAM
- Accelerazione per la crittografia simmetrica (AES-256 e SHA2-256) e asimmetrica (ECC e RSA)
- Meccanismo di archiviazione chiave radice opzionale basato su fusibile