Torna a Texas Instruments

Texas Instruments Ponti di traslazione XIO2000A

I ponti di traduzione da bus PCI EXPRESS® a PCI® XIO2000A di Texas Instruments sono pienamente conformi alle specifiche dei ponti da PCI Express a PCI/PCI-X. Il ponte XIO2000A supporta simultaneamente fino a otto transazioni postate e quattro non postate per ogni canale virtuale (VC) abilitato per il traffico downstream. Per il traffico a monte, per ogni VC sono supportate simultaneamente fino a sei transazioni postate e quattro non postate.

I ponti TI XIO2000A supportano due VC indipendenti. La seconda VC è ottimizzata per tipi di traffico isocronico e applicazioni di qualità del servizio (QoS). Inoltre, il ponte supporta la capacità avanzata di segnalazione degli errori, compreso il CRC esteso (ECRC). Per utilizzare a fondo entrambe queste funzionalità è necessario un firmware o software aggiuntivo.

Viene implementata una robusta architettura di pipeline per ridurre al minimo la latenza del sistema attraverso il ponte. Se vengono rilevati errori di parità, il packet poisoning è supportato sia per le operazioni a monte che a valle.

Caratteristiche

  • Flusso PCI Express x1 completo
  • Totalmente conforme alle specifiche di ponte da PCI Express a PCI/PCI-X, revisione 1.0
  • Totalmente conforme alle specifiche di base PCI Express, revisione 1.0a
  • Totalmente conforme alle specifiche del bus locale PCI, revisione 2.3
  • Supporto canale virtuale (VC) esteso
  • Include un secondo VC per applicazioni di qualità del servizio e isocroniche
  • Capacità di segnalazione avanzata degli errori PCI Express, incluso il supporto ECRC
  • Supporto per D1, D2, D3 hot e D3 cold
  • La gestione dell'alimentazione del collegamento a stato attivo consente di risparmiare energia quando l'attività del pacchetto sul collegamento PCI express è inattiva, utilizzando lo stato L0 e lo stato L1
  • Supporto evento di riattivazione e segnalatore
  • Inoltro degli errori incluso PCI express
  • Errori di data poisoning e parità bus PCI
  • Utilizza un clock di riferimento comune PCI express differenziale da 100 MHz o un clock di riferimento a terminazione singola da 125 MHz
  • Robusta architettura pipeline per ridurre al minimo la latenza delle transazioni
  • Flusso completo del bus locale PCI a 66 MHz/32 bit
  • Supporto per sei master bus PCI subordinati con schema di prioritizzazione interno configurabile a 2 livelli
  • La progettazione a bassa potenza (<350mW) garantisce facilità di implementazione
  • Lo XIO2000AI supporta temperature industriali a velocità bus di 33 MHz
  • Due opzioni di package da 15 mm x 15 mm e 12 mm x 12 mm
  • Arbitro PCI interno che supporta fino a 6 master PCI esterni
  • Le opzioni avanzate di arbitraggio VC includono round robin ad hardware fisso a priorità rigorosa VC1 e round robin ponderato a 32 fasi
  • Le opzioni avanzate di arbitraggio delle porte bus PCI includono round robin ponderato basato sul tempo a 128 fasi e round robin ponderato aggressivo basato sul tempo a 128 fasi
  • Finestre isocroniche PCI avanzate per la mappatura dello spazio di memoria a una classe di traffico specifica
  • Generazione avanzata di interrupt segnalata dai messaggi PCI Express per gli interrupt IRQ seriali delle applicazioni cardbus
  • Opzione arbitro bus PCI esterno
  • Supporto LOCK bus PCI
  • Esecuzione clock e supporto di esclusione dell'alimentazione
  • Sei uscite di clock PCI bufferizzate (33 MHz o 66 MHz)
  • Interfaccia bus PCI con opzioni di tolleranza a 3,3 V e 5,0 V (solo a 5,0 V a 33 MHz)
  • Interruttore di alimentazione AUX integrato scarica VAUX
  • Alimentazione solo quando l'alimentazione principale è spenta
  • Otto terminali I/O per uso generico, multifunzione, da 3,3 V
  • Controller del bus seriale EEPROM mappato in memoria che supporta le estensioni PCI express di bilancio/limite di potenza per schede aggiuntive
  • Dimensioni compatte, 201 sfere, GZZ MicroStar™ BGA (solo XIO2000A), 201 sfere senza piombo, ZZZ MicroStar BGA; 175 sfere ZHC MicroStar BGA; o 175 sfere ZHH MicroStar BGA

Risorse aggiuntive

Pubblicato: 2021-02-04 | Aggiornato: 2024-05-22