Texas Instruments Modulo di valutazione (EVM) TSW14J59EVM
Il modulo di valutazione (EVM) TSW14J59EVM di Texas Instruments è un generatore di pattern e una scheda di acquisizione dati di nuova generazione utilizzata per valutare le prestazioni dell’attuale famiglia di dispositivi TI JESD204C_B di convertitori analogico-digitale (ADC) e convertitori da digitale ad analogico (DAC) ad alta velocità. Per un ADC, acquisendo i dati campionati su un’interfaccia JESD204C_B quando si utilizza un clock di alta qualità e basso jitter e una frequenza di ingresso di alta qualità, TSW14J59 può essere utilizzato per dimostrare le specifiche delle prestazioni della scheda tecnica. Utilizzando il core IP JESD201C di Texas Instruments, il TSW14J59EVM può essere configurabile dinamicamente per supportare velocità di corsia da 1 Gbps a 32 Gbps, da 1 a 16 corsie. Insieme all’interfaccia utente grafica Pro (GUI) del convertitore dati ad alta velocità, il TSW14J59EVM è un sistema completo che acquisisce e valuta campioni di dati dal modulo di valutazione ADC, genera e invia modelli di test desiderati ai moduli di valutazione DAC ed esegue entrambe le attività contemporaneamente con i moduli di valutazione AFE (modalità ricetrasmettitore).
Caratteristiche
- Retrocompatibile con JESD204B (sottoclassi: 0, 1, 2)
- Supporto per latenza deterministica
- Le corsie seriali velocizzano fino a 32 Gbps
- 16 canali ricetrasmettitori instradati
- SDRAM DDR4 24 Gb (suddivisa in due banchi di 3 SDRAM indipendenti 256 × 16, 4 Gb)
- Controller DDR4 a quarto di velocità che supportano il funzionamento fino a 1.200 MHz
- 1,536 G di campioni a 16 bit di memoria integrata
- Supporta lo standard IO CMOS 1,8 V per segnali FMC + di ricambio
- Oscillatore 200 MHz per uso generico
- Dispositivo USB FX3 USB 3,0 integrato Cypress per interfaccia parallela all’FPGA e interfaccia I/O per uso generico alle funzioni integrate e FMC +
- Programmatore SMT2 JTAG Digilent integrato per interfaccia JTAG FPGA per il download del FirmWare
- Clock di riferimento per i ricetrasmettitori disponibile tramite porta FMC + o SMA
- Supportato dal software HSDC PRO di TI
- FirmWare FPGA sviluppato con lo strumento di sviluppo Xilinx Vivado
- Nucleo IP JESD RX TI con supporto per
- Parametri di base JESD riconfigurabili USB e JTAG: L, M, K, F, HD, S e altri
- I dati di configurazione IA sono accessibili tramite USB e JTAG
- Allineamento corsia e sostituzione caratteri abilitati o disabilitati tramite USB e JTAG
- Core IP JESD TX TI con supporto per
- Parametri di base JESD riconfigurabili USB e JTAG: L, M, K, F, HD, S e altri
- I dati di configurazione IA sono accessibili tramite USB e JTAG
- Velocità dati del ricetrasmettitore riconfigurabile dinamicamente.
- Intervallo operativo a corsia seriale da 1 a 32 Gbps
- Nucleo IP JESD RX TI con supporto per
Schema a blocchi
Pubblicato: 2024-04-08
| Aggiornato: 2024-04-16