Texas Instruments DSP a virgola fissa TMS320VC5510A
I processori di segnali digitali a virgola fissa TMS320VC5510A di Texas Instruments sono basati sul core del processore CPU di generazione DSP TMS320C55x. Questi dispositivi presentano un’architettura DSP C55x™che raggiunge alte prestazioni e basso consumo attraverso un maggiore parallelismo e un’attenzione totale alla riduzione della dissipazione di potenza. La CPU supporta una struttura bus interna che include un bus di programma, tre bus di lettura dati, due bus di scrittura dati e bus aggiuntivi dedicati all’attività periferica e DMA. Questi bus possono eseguire fino a tre letture di dati e due scritture di dati in un singolo ciclo. In parallelo, il controller DMA può eseguire fino a due trasferimenti di dati per ciclo indipendentemente dall'attività della CPU.
La CPU C55x TI TMS320VC5510A fornisce due unità MAC (Multiply-ACcumulate) in grado di eseguire la moltiplicazione 17 bit x 17 bit in un singolo ciclo. Un’ALU aggiuntiva a 16 bit supporta un’unità logica/aritmetica (ALU) centrale a 40 bit. L’uso delle ALU è controllato da una serie di istruzioni che offre la possibilità di ottimizzare l’attività parallela e il consumo di energia. Queste risorse sono gestite nell’unità indirizzo (AU) e nell’unità dati (DU) della CPU C55x.
Il core DSP TMS320C55x è stato creato con un’architettura aperta che consente a un hardware specifico delle applicazioni per incrementare le prestazioni su determinati algoritmi. Le estensioni consentono al TMS320VC5510A di offrire eccezionali prestazioni del codec video con più della metà della larghezza di banda per eseguire funzioni aggiuntive come conversione dello spazio colore, operazioni di interfaccia utente, sicurezza, TCP/IP, riconoscimento vocale e conversione del testo in voce.
Caratteristiche
- Processore di segnale digitale (DSP) TMS320C55x™ a virgola fissa, a basso consumo e alte prestazioni
- Tempo ciclo di istruzioni: 6,25/5 ns
- Frequenza di clock: 160/200MHz
- Vengono eseguite una/due istruzioni per ciclo
- Doppi moltiplicatori (fino a 400 milioni di operazioni MAC al secondo (MMACS))
- Due unità aritmetiche/logiche
- Un bus di programma interno
- Tre bus di lettura dati/operandi interni
- Due bus di scrittura dati/operandi interni
- Cache istruzioni (24 K byte)
- 160 K x RAM su chip a 16 bit composta da
- Otto blocchi di RAM ad accesso doppio (DARAM) a 16 bit 4 K (64 K byte)
- 32 blocchi di RAM ad accesso singolo (SARAM) a 16 bit 4 K (256 K byte)
- Interfaccia di memoria esterna (EMIF) a 32 bit con interfaccia glueless per
- RAM statica asincrona (SRAM)
- EPROM asincrono
- DRAM sincrono (SDRAM)
- SRAM burst sincrona (SBSRAM)
- ROM su chip 16 K × 16 bit (32 K byte)
- Spazio di memoria esterno indirizzabile: max. 8M x 16 bit
- Controllo programmabile a bassa potenza di sei domini funzionali del dispositivo
- Periferiche su chip
- Due timer a 20 bit
- Controller di accesso diretto alla memoria (DMA) a sei canali
- Tre porte seriali con buffer multicanale (McBSP)
- Interfaccia EHPI parallela a 16 bit
- Generatore di clock digital phase-locked loop (DPLL) programmabile
- Otto pin I/O per uso generico (GPIO) e uscita per uso generico dedicata (XF)
- Logica di emulazione basata su scansione su chip
- Logica di boundary-scan IEEE Std 1149.1 (JTAG)
- MicroStar BGA™ a 240 terminali (matrice griglia a sfera) (suffisso GGGW)
- MicroStar BGA™ a 240 terminali; (matrice griglia a sfera) (suffisso ZGW) [senza piombo]
- Tensione di alimentazione I/O: 3,3 V
- Tensione di alimentazione core: 1,6 V
Applicazioni
- Compressione
- Elaborazione video
- Visione artificiale
- Diagnostica per immagini
Risorse aggiuntive
Schema a blocchi
Soluzione correlata
Texas Instruments Processors
Comprehensive portfolio, software & worldwide support enabling automotive & industrial solutions.