Microcontroller Piccolo™ TMS320F2805x di Texas Instruments
I microcontroller Piccolo™ TMS320F2805x di Texas Instruments forniscono la potenza del core C28x™ e il CLA unito alle periferiche di controllo ben integrate nei dispositivi a numero di pin ridotto. TMS320F2805x garantisce una compatibilità con il codice precedente basato su C28x e offre un elevato livello di integrazione analogica. Un regolatore di tensione interno consente il funzionamento su rail singolo. La famiglia TMS320F2805x include anche comparatori analogici con riferimenti interni a 6 bit che possono essere indirizzati direttamente per controllare le uscite PWM. Ottimizzata per costo e latenza bassi, l'interfaccia ADC comprende un ADC che esegue la conversione da 0 a 3,3 V dell'intervallo fisso su scala completa e supporta i riferimenti raziometrici VREFHI/VREFLO. Il front-end analogico (AFE) include fino a sette comparatori con un massimo di tre DAC integrati, un DAC con buffer VREFOUT, fino a quattro PGA e fino a quattro filtri digitali. I PGA possono amplificare il segnale di ingresso in tre modalità di guadagno discreto.
Caratteristiche
CPU a 32 bit ad alta efficienza (TMS320C28x)
60 MHz (tempo ciclo 16,67 ns)
Funzioni MAC 16 x 16 e 32 x 32
MAC doppio 16 x 16
Architettura bus Harvard
Funzionamento atomico
Risposta interruzione ed elaborazione rapide
Modello di programmazione a memoria unificata
Efficienza codice (in C/C++ e gruppo)
CLA (Control Law Accelerator) programmabile
Acceleratore matematico a virgola mobile da 32 bit
Esegue il codice indipendentemente dalla CPU principale
Modulo di sicurezza a doppia zona
Endian: little-endian
Basso costo del dispositivo e del sistema:
Alimentazione singola a 3,3 V
Nessun requisito di sequenziamento della potenza
Ripristino di accensione e in seguito a cali di tensione integrato
Bassa potenza
Nessun pin di supporto analogico
Clock:
Due oscillatori interni a zero pin
Oscillatore al cristallo su chip e input del clock esterno
Modulo del timer del sistema di controllo
Circuiti di rilevamento clock mancanti
Fino a 42 pin singolarmente programmabili, input/output per uso generico (GPIO) multiplexati con filtro di ingresso
Supporto della scansione dei confini JTAG
Porta di accesso di test standard IEEE Standard 1149.1-1990 e architettura di scansione dei confini
Blocco PIE (espansione interruzioni periferiche) che supporta tutte le interruzioni periferiche
Tre timer per CPU a 32 Bit
Timer a 16 bit indipendente in ogni modulo ePWM
Memoria su chip
Flash, SARAM, RAM messaggi, OTP, ROM dati CLA, ROM di avvio, ROM sicura disponibili
Chiave di sicurezza e blocco a 128 bit
Protegge i blocchi di memoria
Impedisce il reverse engineering del firmware
Periferiche porta seriale
Tre moduli di interfaccia di comunicazione seriale (SCI) (ricetrasmettitore asincrono universale, UART)
Un modulo SPI (interfaccia periferica seriale)
Un bus I2C (Inter-Integrated-Circuit)
Un bis eCAN (Enhanced Controller Area Network)
Periferiche di controllo potenziate
Modulatore di ampiezza di impulso migliorato (ePWM)
Modulo eCAP (Enhanced Capture)
Modulo eQEP (Enhanced Quadrature Encoder Pulse)
Funzioni di emulazione avanzata
Funzioni di analisi e punti di interruzione
Debug in tempo reale tramite hardware
Quad flat a basso profilo (LQFP) PN a 80 pin
Periferiche analogiche
Un convertitore da analogico a digitale (ADC) a 12 bit
Un sensore di temperatura su chip per la compensazione dell'oscillatore
Fino a sette comparatori con un massimo di tre convertitori da digitale ad analogico (DAC) integrati
Italia