Texas Instruments Processore di segnale digitale (DSP) TMS320C6452

Il processore di segnale digitale (DSP) TMS320C6452 di Texas Instruments è una generazione di DSP a virgola fissa ad alte prestazioni nella piattaforma DSP TMS320C6000™. Il dispositivo C6452 è basato sull'architettura di terza generazione, ad alte prestazioni e avanzata di VelociTI™ Very-Long-Instruction-Word (VLIW). Questo dispositivo esegue fino a 7200 milioni di istruzioni al secondo (MIPS) con una frequenza di clock di 900 MHz . Il DSP TMS320C6452 dispone di un sottosistema di switch gigabit Ethernet a 3 porte, due porte di interfaccia seriale Telecom (TSIP0/1) e una UART (con controllo di flusso RTS e CTS). Questo dispositivo è ideale per diagnostica medica, visione/ispezione di macchine, radar e sonar, militare/aerospaziale e comunicazioni.

Caratteristiche

processore multimediale digitale ad alte prestazioni:
- 720 MHz 900 MHz C64x+ frequenze di clock™
- Tempo di ciclo dell'istruzione 1,39 ns (-720) e 1,11 ns (-900)
- 5760, 7200 MIPS
- Otto istruzioni C64x+ a 32 bit per ciclo
- Completamente compatibile con il software C64x/debug
- Intervalli di temperatura commerciali (solo -720 e -900)
- Intervalli di temperatura industriali (solo -720 e -900)
VelociTI.2™ Estensioni di VelociTI™ Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core:
- Otto unità funzionali altamente indipendenti con estensioni su VelociTI.2 :
  - Sei ALU (32/40 bit), ognuna delle quali supporta aritmetica singola a 32 bit, doppia a 16 bit o quadrupla a 8 bit per ciclo di clock.
  - Due moltiplicatori supportano quattro moltiplicazioni 16 x 16 bit (risultati a 32 bit) per ciclo di clock o otto moltiplicazioni 8 x 8 bit (risultati a 16 bit) per ciclo di clock.
- Architettura load-store con supporto non allineato
- 64 registri di uso generale a 32 bit
- La compressione delle istruzioni riduce le dimensioni del codice
- Tutte le istruzioni sono condizionali
- Ulteriori miglioramenti di C64x+™ :
  - Funzionamento in modalità protetta
  - Le eccezioni supportano il rilevamento degli errori e il reindirizzamento del programma.
  - Supporto Hardware per il funzionamento del modulo Auto-Focus a modulo loop
Caratteristiche del set di istruzioni C64x+:
- Indirizzabile a byte (dati a 8-/16-/32-/64 bit)
- Protezione da sovraccarico a 8 bit
- Estrazione, impostazione e cancellazione del campo di bit
- Normalizzazione, saturazione e conteggio dei bit
- Aumento dell'ortogonalità VelociTI.2
- Estensioni C64x+:
  - Istruzioni compatte a 16 bit
  - Istruzioni aggiuntive per supportare moltiplicazioni complesse
architettura di memoria L1/L2 C64x+:
- RAM/cache di programma L1P (mappato direttamente) 256K-bit (32K-byte)
- RAM/cache dati L1D (set-associativo a 2 vie) 256K bit (32K byte)
- RAM/cache L2 mappata unificata (allocazione flessibile) 1.408 KB

Supporta solo la modalità Little Endian
Interfacce di memoria esterna (EMIFs)
- Controller per memorie DDR2 SDRAM a 32 bit con spazio di indirizzamento di 512 Mbyte (I/O a 1,8 V)
- EMIF asincrono a 16 bit ampio (EMIFA)
  - Fino a 128 MByte di portata totale dell'indirizzo
  - 64 MByte di indirizzo per spazio CE
- Interfaccia senza colla per memorie asincrone (SRAM, Flash e EEPROM)
- Memorie sincrone (SBSRAM e ZBT SRAM)
- Supporta l'interfaccia con dispositivi di sincronizzazione standard e logica personalizzata (FPGA, CPLD, ASIC, ecc.).
Controller di accesso diretto alla memoria potenziato (EDMA) (64 canali indipendenti)
3Sottosistema switch Gigabit Ethernet a 3 porte
Quattro timer per uso generico da 64 bit (ciascuno configurabile come due timer da 32 bit)
Una UART (con controllo di flusso RTS e CTS)
Un'Interfaccia di porta seriale (SPI) a 4 fili con due chip-select
Circuito inter-integrato master/slave (I²C Bus™)
Due porte di interfaccia seriale Telecom (TSIP0/1)
Porta seriale audio multicanale (McASP):
- Dieci serializzatori e modalità SPDIF (DIT)
Interfaccia Host-Port (HPI) a 16/32 bit
Compatibile con Advanced Event Triggering (AET)
L'interfaccia master/slave Peripheral Component Interconnect (PCI) 32 bit 33-/66MHz, 3,3 V è conforme alla specifica PCI 2.3
Interfaccia VLYNQ™ (interfaccia FPGA)
Bootloader ROM on-chip
Modalità di risparmio energetico individuali
Generatori di clock PLL flessibili
IEEE-1149.1 (JTAG™) compatibile con Boundary-Scan
32 pin di I/O per uso generico (GPIO) (multiplexati con altre funzioni del dispositivo)
Package:
- 529 pin nFBGA (suffisso ZUT)
- 19 mm x 19 mm, 0,8 mm passo BGA
- Processo Cu Metal da 0,09 µm/6 livelli (CMOS)
3,3 V e 1,8 V I/O, 1,2 V interno (-720 e -900)