Texas Instruments Gate di buffer bus quadruplo SN74LV125AT

I gate buffer bus quadrupli SN74LV125AT di Texas Instruments dispongono di driver di linea indipendenti con uscite a 3 stati. Ogni uscita è disabilitata quando l'ingresso di abilitazione dell'uscita (/OE) correlato è alto. /OE dovrebbe essere collegato a V CC tramite un resistore di carico per garantire lo stato ad alta impedenza durante l'accensione o lo spegnimento. La capacità di assorbimento di corrente del driver determina il valore minimo del resistore. Il dispositivo SN74LV125AT di Texas Instruments è completamente specificato per le applicazioni di spegnimento parziale dell'alimentazione utilizzando i circuiti I off. Quando viene spento, il circuito Ioff disattiva le uscite e impedisce un dannoso riflusso di corrente attraverso il dispositivo.

Caratteristiche

  • Gli ingressi sono compatibili con la tensione TTL
  • Funzionamento da 4,5 V a 5,5 VCC
  • tpd tipico di 3,8 ns a 5 V
  • V OLP tipico (oscillazione dell'uscita a terra) < 0,8="" v="" a="">CC= 5 V, T A= 25 °C
  • Tipico V OHV(sottoutilizzo VOHdell'uscita) > 2,3 V a V CC= 5 V, TA = 25 °C
  • Supporta il funzionamento in modalità mista della tensione su tutte le porte
  • Ioff supporta il funzionamento in modalità Partial-Power-Down
  • Le prestazioni di latch-up superano 250 mA per JESD 17

Applicazioni

  • Flussometri
  • Drive a stato solido (SSD) (per uso aziendale)
  • Power-over-Ethernet (PoE)
  • Controller logico programmabile (PLC)
  • Drive e controlli per motori
  • Punti vendita elettronici (PoS)

Diagramma logico (logica positiva)

Schema a blocchi - Texas Instruments Gate di buffer bus quadruplo SN74LV125AT
Pubblicato: 2025-04-29 | Aggiornato: 2025-05-12