Texas Instruments Flip-flop di tipo D con traduzione SN74LV8T373/Q1
I Translating Octal D-Type Flip-Flops SN74LV8T373/SN74LV8T373-Q1 di Texas Instruments includono otto dispositivi di ritenuta di tipo D con tutti i canali che condividono un ingresso di abilitazione della ritenuta (LE) e un ingresso di abilitazione dell'uscita (OE). Il circuito di ingresso utilizza un design a soglia ridotta per consentire la traduzione del livello di tensione verso l'alto quando la tensione di alimentazione (VCC) è superiore alla tensione di ingresso. L'uscita è sempre riferita a VCC, supportando i livelli logici CMOS di 1,8 V, 2,5 V, 3,3 V e 5 V. I flip-flop SN74LV8T373/SN74LV8T373-Q1 funzionano con un intervallo di tensione di alimentazione da 1,65 V a 5,5 V, pin di ingresso 5.5V-tolerant e supportano il pinout delle funzioni standard. Questi flip-flop sono disponibili in un pacchetto QFN con sponde bagnabili e prestazioni di Latch-up superiori a 250 mA per JESD 17. I dispositivi SN74LV8T373-Q1 sono conformi allo standard AEC-Q100 per applicazioni nel settore automobilistico. Le applicazioni tipiche includono la memorizzazione parallela dei dati e un buffer per bus digitale.Caratteristiche
- SN74LV8T373-Q1
- AEC-Q100 adatto per applicazioni automobilistiche:
- Grado di temperatura del dispositivo 1 da –40 °C a +125 °C
- Classificazione ESD HBM di livello 2
- Classificazione ESD CDM di livello C4B
- AEC-Q100 adatto per applicazioni automobilistiche:
- Traduttore di tensione a singola alimentazione:
- Traslazione verso l'alto
- Da 1,2 V a 1,8 V
- Da 1,5 V a 2,5 V
- Da 1,8 V a 3,3 V
- Da 3,3 V a 5 V
- Traslazione verso il basso
- 5 V, 3,3 V e 2,5 V a 1,8 V
- 5 V e 3,3 V a 2,5 V
- Da 5 V a 3,3 V
- Traslazione verso l'alto
- Fino a 150 Mbps con 5 V o 3,3 V VCC
- Disponibile in un pacchetto QFN con spigoli bagnabili
- Ampia tensione di alimentazione operativa da 1,65 V a 5,5 V
- Pin di ingresso 5.5V-tolerant
- Supporta la disposizione standard dei pin di funzione
- Le prestazioni di latch-up superano 250 mA per JESD 17
Applicazioni
- Archiviazione dei dati in parallelo
- Buffer bus digitale
Diagramma a blocchi funzionale
Posizionamento elettrico dei diodi di protezione per ogni ingresso e uscita
Schede tecniche
Pubblicato: 2025-09-29
| Aggiornato: 2025-11-17
