Texas Instruments Buffer/multiplatore/ripartitore JESD LMX1204

Il buffer/multiplatore/ripartitore JESD LMX1204 di Texas Instruments presenta una capacità ad alta frequenza e un jitter estremamente basso. Questa funzionalità lo rende un ottimo approccio alla precisione del clock e ai convertitori dati ad alta frequenza senza degradazione del rapporto segnale/rumore. Ciascuna delle quattro uscite di clock ad alta frequenza e un'ulteriore uscita LOGICLK, con un range di divisione maggiore, è accoppiata con un segnale di clock di uscita SYSREF. Il segnale SYSREF per le interfacce JESD può essere generato internamente oppure inserito come ingresso e ri-clockato ai clock del dispositivo. Per le applicazioni di clock del convertitore di dati, è fondamentale che il jitter del clock sia inferiore al jitter dell'apertura del convertitore di dati. Nelle applicazioni in cui è necessario sincronizzare più di quattro convertitori di dati, è possibile sviluppare varie architetture di cascata utilizzando più dispositivi per distribuire tutti i clock ad alta frequenza e i segnali SYSREF richiesti. Avendo jitter e rumore di fondo bassi, il LMX1204 di Texas Instruments combinato con un clock sorgente di riferimento a bassissimo rumore è una scelta ineccepibile per il clocking dei convertitori di dati, soprattutto quando ilcampionamento è sopra i 3 GHz.

Caratteristiche

  • Frequenza di uscita: da 300 MHz a 12,8 GHz
  • Rumore ultrabasso
    • Rumore di fondo: –161 dBc/Hz all'uscita a 6 GHz
    • Rumore 1/f: –154 dBc/Hz all'uscita a 6 GHz, offset di 10 kHz
    • Jitter: 5 fs (da 12 kHz a 20 MHz)
    • Jitter additivo <30 fs (CC a fCLK)
  • Quattro clock ad alta frequenza con relative uscite SYSREF
    • Divisore condiviso che supporta ÷1 (modalità buffer), ÷2, 3, 4, 5, 6, 7, e 8
    • Multiplatore condiviso basato su PLL che supporta x1 (modalità filtro), x2, x3 e x4
  • Uscite LOGICLK e relative uscite SYSREF
    • Su una banca divisa separata
    • Pre-divisore ÷1, 2, 4
    • Post-divisore ÷1 (bypass), 2, …, 1023
  • Otto livelli programmabili della potenza di uscita
  • Uscite di clock SYSREF sincronizzate
    • 508 regolazioni incrementali di ritardo, inferiori a 2,5 ps ciascuna a 12,8 GHz
    • Modalità generatore e ripetitore
    • Funzione di windowing per i pin SYSREFREQ per ottimizzare la temporizzazione
  • Funzionalità SYNC per tutti i ripartitori e dispositivi multipli
  • Tensione di funzionamento 2,5 V
  • Temperatura di funzionamento: da -40 ºC a 85 ºC

Applicazioni

  • Prova e misurazione
    • Oscilloscopio
    • Tester di apparecchiature wireless
    • Digitalizzatori a banda larga
  • Per uso generico
    • Clocking del convertitore di dati
    • Distribuzione/divisione del buffer di clock
  • Settore aerospaziale e difesa
    • Radar
    • Elettronica militare
    • Front-end cercatore
    • Munizioni
    • Antenna costituita da un array di singoli elementi/formazione del fascio

Diagramma a blocchi funzionale

Schema a blocchi - Texas Instruments Buffer/multiplatore/ripartitore JESD LMX1204
Pubblicato: 2024-06-21 | Aggiornato: 2024-06-25