Texas Instruments Generatori di clock BAW LMK3C0105/LMK3C0105-Q1

I generatori di clock BAW programmabile LMK3C0105/LMK3C0105-Q1 di Texas Instruments sono generatori di clock senza riferimento 5-output con supporto SSC. Il dispositivo si basa su tecnologia Bulk Acoustic onda (BAW) proprietaria di TIe fornisce uscite di clock ±da 25 ppm senza alcun riferimento di clock esterno o al quarzo. Il dispositivo può fornire contemporaneamente cinque clock SSC, cinque clock non SSC o clock SSC e non SSC misti. È possibile generare fino a tre diverse frequenze di uscita sui cinque output. Ogni canale di uscita può selezionare FOD come sorgente di frequenza per generare quattro clock LVCMOS; il pin REF_CTRL funziona come una quinta uscita di clock LVCMOS e può scegliere FOD come sorgente.

Il dispositivo può essere facilmente configurato tramite pin GPIO o l'interfaccia I2C. Il LMK3C0105/LMK3C0105-Q1 di Texas Instruments ha un ottimo PSNR e non richiede alcun LDO esterno. I dispositivi LMK3C0105-Q1 sono conformi alla norma AEC-Q100 per applicazioni per il settore automobilistico.

Caratteristiche

  • Risonatore BAW integrato, senza necessità di un riferimento esterno
  • Generazione di frequenza flessibile
    • Divisori di uscita frazionari (FOD) duali da 100 MHz a 400 MHz
    • Divisori a due canali: fino a tre frequenze di uscita uniche da 2,5 MHz a 200 MHz
      • Esempio: OUTA/B/C/D/E = 25 MHz
      • Esempio: OUTA/B = 100 MHz, OUTC/D = 50 MHz, OUTE = 25 MHz
    • Uscite LVCMOS da 1.8V/2.5V/3.3V supportate fino a 200 MHz
    • Generazione di fino a cinque orologi LVCMOS sui pin da OUTA a OUTE
  • Stabilità di frequenza totale dell'uscita di ±25 ppm
  • Due modalità funzionali (I2C o OTP preprogrammata)
  • Temperatura ambiente da -40 °C a 85 °C
  • Supporto per uscita mista SSC e non SSC
  • Profondità di modulazione SSC programmabile
    • Preprogrammata: spread verso il basso del –0,1%, –0,25%, –0,3% e –0,5%
    • Registratore programmabile: spread in diminuzione da –0,1% a –3% o spread centrale da ±0,05% a ±1,5%
  • VDD = VDDO = 1.8V/2.5V/3.3V ± 5%
  • Tempo di avvio < 5="">
  • Sfasamento input-output < 50="" ps="" quando="" gli="" output="" provengono="" dallo="" stesso="">
  • Pin di input e VDD a prova di errore

Applicazioni

  • Sostituzione del cristallo (fino a cinque orologi a singola estremità)
  • Clock di riferimento ASIC, FPGA, MCU
  • Comunicazioni industriali
  • PC industriali
  • Interfaccia uomo macchina (HMI)
  • Rete cablata

Diagramma a blocchi semplificato

Schema a blocchi - Texas Instruments Generatori di clock BAW LMK3C0105/LMK3C0105-Q1
Pubblicato: 2025-03-03 | Aggiornato: 2025-07-10