Texas Instruments Soppressore di jitter di clock a doppio loop LMK04714-Q1

Il soppressore di jitter di clock a doppio loop LMK04714-Q1 di Texas Instrument è un sincronizzatore di clock ad alte prestazioni con supporto JEDEC JESD204B/C per applicazioni spaziali. Ognuna delle 14 uscite clock del PLL2 può essere configurata per gestire sette convertitori JESD204B/C. LMK04714-Q1 di Texas Instrument può anche gestire altri dispositivi logici utilizzando il dispositivo e i clock SYSREF. L'SYSREF può essere fornito utilizzando sia l'accoppiamento CC che CA. Poiché questo dispositivo non è limitato alle applicazioni JESD204B/C, le 14 uscite possono essere configurate individualmente come uscite ad alte prestazioni per i sistemi di clock tradizionali.

Caratteristiche

  • AEC-Q100 Classe 1 (da -40 °C a 125 °C)
  • Frequenza massima di uscita del clock 3255 MHz
  • Multimodalità: doppio PLL, singolo PLL e distribuzione del clock
  • VCO esterno 6 GHz o ingresso di distribuzione
  • Rumore ultra-basso, a 2500 MHz
    • Jitter RMS 54fs (da12 kHz a 20 MHz)
    • Jitter RMS 64fs (da 100 Hz a 20 MHz)
    • rumore di fondo -157.6dBc/Hz
  • Rumore ultra-basso a 3200 MHz
    • Jitter RMS 61fs (da 12 kHz a 20 MHz)
    • Jitter RMS 67fs (da 100 Hz a 100 MHz)
    • rumore di fondo -156.5dBc/Hz
  • PLL2
    • PLL FOM di -230dBc/Hz
    • PLL 1/f di -128dBc/Hz
    • Frequenza del rilevatore di fase fino a 320 MHz
    • Due VCO integrati: da 2440 MHz a 2600 MHz e da 2945 MHz a 3255 MHz
  • Fino a 14 clock differenziali del dispositivo
    • Uscite programmabili CML, LVPECL, LCPECL, HSDS, LVDS e 2xLVCMOS
  • Fino a 1 uscita VCXO/XO bufferizzata
    • LVPECL, LVDS, 2xLVCMOS programmabili
  • Divisore intero CLKOUT 1-1023
  • Divisore intero SYSREF 1-8191
  • Ritardo analogico a passi di 25 ps per i clock SYSREF
  • Ritardo digitale e ritardo digitale dinamico per gli orologi dei dispositivi e SYSREF
  • Modalità holdover con PLL1
  • Ritardo 0 con PLL1 o PLL2
  • Alta affidabilità
    • Linea di base controllata
    • Un unico sito di assemblaggio/test
    • Un unico sito di fabbricazione
    • Ciclo di vita esteso del prodotto
    • Notifica estesa di cambio prodotto
    • Tracciabilità del prodotto

Applicazioni

  • Radar per il settore automobilistico
  • Timbratura del convertitore dati
  • LiDAR

Diagramma a blocchi funzionale

Schema a blocchi - Texas Instruments Soppressore di jitter di clock a doppio loop LMK04714-Q1
Pubblicato: 2024-01-15 | Aggiornato: 2024-01-22