Texas Instruments Eliminatore di jitter a bassissimo rumore LMK04368-EP
Eliminatore di jitter a bassissimo rumore LMK04368-EP di Texas Instruments è un condizionatore di clock ad alte prestazioni con supporto JEDEC JESD204B/C per applicazioni spaziali. Le uscite di clock 14 del PLL2 possono essere configurate per pilotare sette convertitori JESD204B/C o altri dispositivi logici utilizzando SYSREF o i clock del dispositivo. SYSREF può essere fornito utilizzando sia l'accoppiamento CA che quello CC. Questi dispositivi non sono limitati alle applicazioni di JESD204B/C . Ciascuna delle uscite di 14 può essere configurata individualmente come uscita ad alte prestazioni per i sistemi di clock tradizionali.
LMK04368-EP di Texas Instruments può essere configurato per il funzionamento in modalità PLL singolo, PLL doppio o distribuzione di clock con o senza reclocking o generazione SYSREF. PLL2 può funzionare con un VCO esterno o interno. Le elevate prestazioni, combinate con la possibilità di trovare un compromesso tra potenza e prestazioni, i doppi VCO, il ritardo digitale dinamico e l'holdover, consentono di realizzare alberi di clock flessibili e ad alte prestazioni. I dispositivi LMK04368-EP hanno fili di collegamento in oro, un intervallo di temperatura compreso tra -55 e +105 °Ce una finitura dei conduttori in SnPb.
Caratteristiche
- Intervallo di temperatura ambiente: da -55 °C a 125 °C
- Frequenza massima di uscita del clock: 3,255 MHz
- Multimodalità: doppio PLL, singolo PLL e distribuzione clock
- VCO di 6 GHz esterno o ingresso di distribuzione
- Rumore bassissimo a 2,500 MHz
- Jitter RMS 54 fs (12 kHz a 20 MHz)
- Jitter RMS 64 fs (100 Hz a 20 MHz)
- Rumore di fondo: -157,6dBc/Hz
- Rumore bassissimo a 3,200 MHz
- Jitter RMS 61fs (da 12 kHz a 20 MHz)
- Jitter RMS 67 fs (100 Hz a 100 MHz)
- Rumore di fondo: -156,5dBc/Hz
- PLL2
- PLL FOM di -230dBc/Hz
- PLL 1/f di -128dBc/Hz
- Velocità del rilevatore di fase fino a 320 MHz
- Due VCO integrati di 2.440 MHz a 2.600 MHz e di 2.945 MHz a 3.255 MHz
- Fino a 14 clock differenziali del dispositivo
- Uscite programmabili CML, LVPECL, LCPECL, HSDS, LVDS e 2xLVCMOS
- Fino a 1 uscita VCXO/XO bufferizzata
- LVPECL, LVDS, 2 LVCMOS programmabili
- Divisore CLKOUT 1-1023
- Divisore SYSREF 1-8191
- Ritardo analogico a passo 25ps per i clock SYSREF
- Ritardo digitale e ritardo digitale dinamico per gli orologi dei dispositivi e SYSREF
- Modalità holdover con PLL1
- Ritardo 0 con PLL1 o PLL2
- Alta affidabilità
- Linea di base controllata
- Un unico sito di assemblaggio/test
- Un unico sito di fabbricazione
- Ciclo di vita esteso del prodotto
- Notifica estesa di cambio prodotto
- Tracciabilità del prodotto
Applicazioni
- Radar militare
- Elettronica militare
- Clock del convertitore di dati
- Infrastruttura wireless
Schema a blocchi
Strumento di sviluppo correlato
Texas Instruments Modulo di valutazione LMK04368EPEVM
Dimostra le prestazioni e le caratteristiche del jitter di clock LMK04368-EP.
Pubblicato: 2024-06-26
| Aggiornato: 2024-09-04