Texas Instruments Generatore di clock a potenza ultra-bassa CDCE6214Q1TM
Il generatore di clock a potenza ultra-bassa CDCE6214Q1TM di Texas Instruments è un generatore di clock jitter di livello medio a 4 canali per applicazioni per il settore automobilistico che possono generare cinque uscite di clock indipendenti. Queste uscite sono selezionabili tra varie modalità di driver. La sorgente di ingresso può essere una sorgente di clock di ingresso differenziale o a terminazione singola o un cristallo. Il CDCE6214Q1TM di Texas Instruments presenta un PLL frac-N per sintetizzare le frequenze di base indipendenti da qualsiasi frequenza di ingresso.
Caratteristiche
- Conforme allo standard AEC-Q100 per applicazioni nel settore automobilistico
- Classe di temperatura 2 (da -40 °C a +105 °C)
- Compatibile con la sicurezza funzionale
- Documentazione disponibile per facilitare la progettazione del sistema di sicurezza funzionale
- PLL frac-N configurabile ad alte prestazioni, bassa potenza con jitter RMS con spuri (12 kHz – 20 MHz, F out > 100 MHz) come
- Modalità intera
- Uscita differenziale massima di 350 fs tipica di 600 fs
- Uscita LVCMOS tipica di 1,05 ps, 1,5 ps massima
- Modalità frazionaria
- Uscita differenziale tipica di 1,7 ps, 2,1 ps massima
- Uscita LVCMOS tipica di 2,0 ps, 4,0 ps
- Modalità intera
- Supporta PCIe Gen1/2/3/4 con SSC e Gen 1/2/3/4/5 senza SSC
- VCO interno da 2,335 GHz a 2,625 GHz
- Consumo energetico tipico di 65 mA per canale a 4 uscite, 23 mA per canale a 1 uscita
- Ingresso clock universale, due ingressi di riferimento per ridondanza
- Da 10 MHz a 200 MHz differenziale accoppiato a CA o LVCMOS
- Cristallo da 10 MHz a 50 MHz
- Distribuzione flessibile del clock di uscita
- Divisori a quattro canali fino a cinque frequenze di uscita uniche da 24 kHz a 328,125 MHz
- Combinazione di uscite LVDS-like, LP-HCSL o LVCMOS su pin OUT0 – OUT4
- Commutazione senza glitch del divisore di uscita e sincronizzazione del canale di uscita
- Abilitazione uscita singola tramite registro e GPIO attivo-basso
- Opzioni di marginazione della frequenza
- Modalità DCO con incremento/riduzione di frequenza con dimensioni di passo pari o inferiori a 10 ppb
- Larghezza di banda del circuito configurabile, completamente integrata da 100 kHz a 1,6 MHz
- Alimentazione singola o mista per traslazione di livello di 1,8 V, 2,5 V e 3,3 V
- GPIO configurabili e opzioni di configurazione flessibili
- Interfaccia compatibile I2C fino a 400 kHz
- EEPROM integrata con due pagine e un pin di selezione esterno con programmazione In-situ consentita
- Supporta sistemi da 100 Ω
- Basse emissioni elettromagnetiche
- Ingombro ridotto VQFN (4 mm × 4 mm) a 24 pin
Applicazioni
- Clocking PCIe Gen 1 - Gen 5
- Sistemi avanzati di assistenza al conducente (ADAS) - fusione del sensore
- Infotainment e cluster - unità principale per il settore automobilistico - eAVB
- Data center ed elaborazione aziendale
- PC e computer portatili
- Macchina aziendale - stampante multifunzione
- Test e misurazioni - apparecchiature palmari
Diagramma a blocchi funzionali
Pubblicato: 2023-08-01
| Aggiornato: 2023-09-15