Texas Instruments Processore SoC Vision Jacinto 8 TOPS a 64 bit AM68x
Texas Instruments AM68x 64-Bit Jacinto™ 8 TOPS Vision SoC processore è un processore basato su scalabile, l'evolutivo Jacinto 7 architettura. La serie è destinata alle applicazioni con telecamere di visione intelligenti e si basa sulla vasta conoscenza del mercato accumulata in oltre un decennio di leadership di TI nel mercato dei processori di visione. La famiglia AM68x è destinata a un'ampia gamma di applicazioni informatiche ad alte prestazioni e sensibili ai costi nell'automazione industriale, nell'automazione degli edifici e in altri mercati.
La serie AM68x di Texas Instruments fornisce una tecnologia di elaborazione ad alte prestazioni per algoritmi di apprendimento tradizionali e di apprendimento approfondito con rapporti di potenza/prestazioni leader del settore, un elevato livello di integrazione di sistema per consentire scalabilità e minori costi per applicazioni avanzate di videocamere di visione. I componenti chiave includono i processori Arm® e GPU per l'elaborazione generale, DSP di nuova generazione con core scalari e vettoriali, acceleratori dedicati di algoritmi tradizionali e di apprendimento approfondito, sottosistema di imaging di nuova generazione (ISP) integrato, codec video e isola MCU isolata. Tutti sono protetti da acceleratori hardware di sicurezza di livello industriale.
Caratteristiche
- Nucleo processore
- Sottosistema di microprocessori Arm Cortex-A72 fino a 64 bit con frequenza massima di 2 GHz
- Cache L2 condivisa da 1 Mb per cluster Cortex-A72 dual-core
- 32 KB L1 D-Cache e 48 KB L1 I-Cache per core Cortex-A72
- Acceleratore di deep learning
- Fino a 8 trilioni di operazioni al secondo (TOP)
- Acceleratori di elaborazione della visione (VPAC) con processore di segnale di immagine (ISP) e più acceleratori di assistenza alla visione
- MCU Arm Cortex-R5F dual-core fino a 1,0 GHz, in generale, partizione di calcolo con FFI
- 16KB L1 D-Cache, 16 KB L1 I-Cache e 64 KB L2 TCM
- MCU Arm Cortex-R5F dual-core fino a 1,0 GHz per supportare la gestione del dispositivo
- 32 K L1 d-Cache, 32 K I-Cache e 64 K L2 TCM con SECDED ECC su tutte le memorie
- Acceleratori di elaborazione della visione (VPAC) con processore di segnale di immagine (ISP) e più acceleratori di assistenza alla visione
- 480 MPixel/s ISP
- Supporto per un formato RAW di ingresso fino a 16 bit
- Ampio intervallo dinamico (WDR), correzione della distorsione dell'obiettivo (LDC), sottosistema di visione (VISS) e supporto Multi-scalare (MSC)
- Formato colore di uscita: 8 bit, 12 bit e YUV 4:2, YUV 4:0, RGB, HSV/HSL
- Sottosistema di microprocessori Arm Cortex-A72 fino a 64 bit con frequenza massima di 2 GHz
- Multimedia
- Il sottosistema display supporta
- Fino a 4 display
- Fino a due DSI 4L TX (fino a 2,5 K)
- Un eDP 4L
- Un'interfaccia parallela RGB a 24 bit DPI
- Interfaccia parallela OLDI/LVDS (4 corsie-2x) e RGB a 24 bit
- Funzioni di sicurezza come il rilevamento di fermo immagine e il controllo dei dati ERRATI
- Unità di elaborazione grafica 3D
- IMG BSX-64-4, fino a 800 MHz
- 50 GFLOPS, 4 GTexels/s
- > 500 MTexels/s, > 8 GFLOPS
- Supporta almeno due strati di composizione
- Supporta fino a 2048x1080 a 60 fps
- Supporta i formati ARGB32, RGB565 e YUV
- Capacità grafica 2D
- OpenGL ES 3,1, Vulkan 1,2
- Il sottosistema display supporta
- Due interfaccia seriali per telecamera CSI2.0 4 L (CSI-Rx) più CSI2.- 4 L Tx (CSI-Tx) con DPHY
- Conforme a MIPI CSI 1,3 + MIPI-DPHY 1,2
- Supporto per modalità a 1, 2, 3 o 4 canali di trasmissione dati fino a 1,5 Gbps
- Verifica/correzione ECC con CRC check + ECC su RAM
- Supporto del canale virtuale (fino a 16)
- Capacità di scrivere i dati in streaming direttamente a DDR tramite DMA
- Codificatore/decodificatore video
- Supporto per profili principali HEVC (H.265) al livello 5.1 di alto livello
- Supporto per profili di base H.264/principali/alti al livello 5.2
- Supporto per una risoluzione UHD fino a 4 K (3840 × 2160)
- Codifica/decodifica 4K60 H.264/H.265 (fino a 480 MP/s)
- Sottosistema di memoria
- Fino a 4 MB di RAM L3 integrata con ECC e coerenza
- Protezione da errore ECC
- Cache coerente condivisa
- Supporta il motore DMA interno
- Fino a due moduli di interfaccia di memoria esterna (EMIF) con ECC
- Supporta tipi di memoria LPDDR4
- Supporta velocità fino a 4266 MT/sec
- Fino a due bus dati a 32 bit con ECC in linea fino a 17 Gb/s per EMIF
- Controller di memoria per uso generico (GPMC)
- Fino a due SRAM su chip da 512 KB nel dominio principale, protette da ECC
- Fino a 4 MB di RAM L3 integrata con ECC e coerenza
- Sicurezza del dispositivo
- Avvio sicuro con supporto di runtime sicuro
- Root key programmabile dal cliente, fino a RSA-4K o ECC-512
- Modulo di sicurezza hardware integrato
- Acceleratori hardware crittografati: PKA con ECC, AES, SHA, RNG, DES e 3DES
- Interfacce seriali ad alta velocità
- Un controller PCI-Express (PCIe) Gen3
- Fino a quattro corsie per controller
- Funzionamento Gen1 (2,5 GT/s), Gen2 (5,0 GT/s) e Gen3 (8,0 GT/s) con negoziazione automatica
- Un sottosistema DRD (Dual-Role Device) USB 3.0
- Porta SuperSpeed Gen1 avanzata
- Supporta la commutazione Type-C
- Configurabile in modo indipendente come host USB, periferica USB o DRD USB
- Due CSI2.04L RX più due CSI2.04L TX
- Due interfacce Ethernet RMII/RGMII
- Un controller PCI-Express (PCIe) Gen3
- Interfacce di memoria Flash
- Interfaccia MultiMediaCard integrata (eMMC™ 5.1)
- Un'interfaccia Secure Digital 3.0/Secure Digital Input Output 3.0 (SD3.0/SDIO3.0)
- Due interfacce flash simultanee configurate come
- Un OSPI o HyperBus™ o QSPI, e
- Un QSPI
- Tecnologia/package
- Tecnologia FinFET a 16 nm
- FCBGA (ALZ) a 770 pin da 23 mm x 23 mm, passo di 0,8 mm
Applicazioni
- Videocamere e computer per la visione artificiale
- Carrelli intelligenti
- Automazione commercio al dettaglio
- Agricoltura intelligente
- Videosorveglianza
- Monitoraggio del traffico
- Robot mobili autonomi (AMR)
- Droni
- Trasporto industriale
- Interfacce uomo-macchina (HMI) industriali
- PC industriali
- Computer monoscheda
- Monitoraggio dei pazienti e dispositivi medici
Diagramma a blocchi funzionali
Pubblicato: 2023-03-17
| Aggiornato: 2024-01-29