Texas Instruments Processori basati su Arm AM62D
I processori AM62D di Texas Instruments basati su Arm sono pensati per applicazioni che richiedono un'elaborazione del segnale digitale ad alte prestazioni. I core principali del dispositivo includono un core DSP scalare e Vector C7000™ (“C7x”) di Texas Instruments e l'Arm® Cortex®-A53, un acceleratore di moltiplicazione di matrice (MMA) dedicato e un'isola MCU isolata. Tutti sono protetti da acceleratori hardware di sicurezza e di livello industriale e automobilistico.
Insieme al core DSP C7x, il SoC AM62Dx integra fino a quadruplo ARM Cortex-A53, fornendo ulteriori 16,8 KDMIPS di calcolo e flessibilità HLOS di Linux o di un sistema operativo in tempo reale (RTOS). Fino a due sottosistemi Arm Cortex-R5F consentono di eseguire compiti di elaborazione di basso livello e critici per il tempismo, lasciando i core Arm Cortex-A53 e DSP liberi per le applicazioni.
Le funzionalità integrate di diagnostica e sicurezza supportano le operazioni fino ai livelli SIL-2 e ASIL-B, mentre le funzionalità di sicurezza integrate proteggono i dati dagli attacchi moderni. Il dispositivo AM62D di Texas Instruments offre anche un interruttore gigabit Ethernet a 3 porte con reti sensibili al tempo (TSN) per abilitare funzionalità di rete audio come ponti audio video Ethernet (eAVB) e Dante. Al contrario, periferiche come McASP consentono di avere ingressi e uscite audio I2S e TDM multicanale.
Caratteristiche
- Nucleo del processore
- Sotto sistema di microprocessore quadruplo ARM Cortex-A53 fino a 1,4 GHz
- Cluster quad-core Cortex-A53 con cache L2 condivisa di 512 KB con ECC SECDED
- Ogni core A53 ha una DCache L1 da 32 KB con ECC SECDED e una ICache L1 da 32 KB con protezione di parità
- Monocanale Cortex-R5F ARM fino a 800 MHz, integrato come parte del canale MCU con FFI
- 32 KB ICache, 32 KB L1 DCache e 64 KB TCM con ECC SECDED su tutte le memorie
- 512 KB SRAM con ECC SECDED
- Monocanale Cortex-R5F ARM fino a 800 MHz, integrato per supportare la gestione del dispositivo con 32 KB ICache, 32 KB L1 DCache e 64 KB TCM con ECC SECDED su tutte le memorie
- DSP con acceleratore di moltiplicazione matriciale (MMA) basato su C7x monocanale
- C7x a virgola mobile, fino a 40GFLOPS DSP Vector a 256 bit a 1.0 GHz
- MMA fino a 2TOPS (8b) a 1.0 GHz
- 64 KB di L1 DCache con ECC SECDED e 32 KB di L1 ICache con protezione di parità
- 1,25 MB di SRAM L2 con ECC SECDED
- Sotto sistema di microprocessore quadruplo ARM Cortex-A53 fino a 1,4 GHz
- Sottosistema di memoria
- Fino a 2,29 MB di RAM integrata nel chip
- 64 KB di memoria RAM integrata (OCRAM) con ECC SECDED possono essere suddivisi in banchi più piccoli in incrementi di 32 KB per un massimo di due banchi di memoria separati
- 256 KB di memoria RAM integrata con ECC SECDED nel sottosistema SMS
- 176 KB di memoria RAM integrata con ECC SECDED nel sottosistema SMS per il FirmWare di sicurezza TI
- 512 KB di memoria RAM integrata con ECC SECDED nel sottosistema MCU Cortex-R5F
- 64 KB di memoria RAM integrata con ECC SECDED nel sottosistema dispositivo/gestore di alimentazione
- 1,25 MB di SRAM L2 con ECC SECDED in C7xDSP con MMA
- Sottoinsieme DDR (DDRSS)
- Supporta LPDDR4
- Bus dati a 32 bit con ECC in linea
- Supporta velocità fino a 3733 MT/s
- Portata massima indirizzabile di 8 GBytes
- Fino a 2,29 MB di RAM integrata nel chip
- Sicurezza funzionale
- Progettato per il settore automobilistico in conformità con la sicurezza funzionale
- Sviluppato per applicazioni di sicurezza funzionale
- La documentazione di supporto alla progettazione del sistema ISO 26262 sarà resa disponibile
- Capacità sistematica mirata fino a ASIL D
- Integrità dell'hardware fino ad ASIL-B
- Certificazione relativa alla sicurezza con certificazione ISO 26262 da parte di TÜV SÜD in fase di pianificazione
- Qualificato AEC-Q100 [settore automobilistico]
- Progettato per il settore automobilistico in conformità con la sicurezza funzionale
- Sicurezza
- Avvio protetto supportato
- Root of Trust (RoT) applicato dall'hardware
- Supporto per cambiare RoT tramite chiave di backup
- Supporto per protezione da rilevamento, protezione IP e protezione anti-rollback
- Ambiente di esecuzione affidabile (TEE) supportato
- TEE basato su Arm TrustZone®
- Ampio supporto del firewall per l'isolamento
- Watchdog/timer/IPC sicuro
- Supporto di archiviazione sicuro
- Supporto per blocco di memoria protetto da riproduzione (RPMB)
- Controller di sicurezza dedicato con core HSM programmabile dall'utente e sottosistema DMA e IPC di sicurezza dedicato per l'elaborazione isolata
- Accelerazione crittografica supportata
- Motore crittografico "session-aware" con la possibilità di scambiare automaticamente il materiale delle chiavi in base al flusso di dati in entrata
- Supporti core crittografici
- Dimensioni delle chiavi AES–128-/192-/256 bit
- Dimensioni delle chiavi SHA2–224-/256-/384-/512 bit
- DRBG con un generatore di numeri casuali veri
- Acceleratore a chiave pubblica (PKA) per assistere nell'elaborazione RSA/ECC per l'avvio sicuro
- Motore crittografico "session-aware" con la possibilità di scambiare automaticamente il materiale delle chiavi in base al flusso di dati in entrata
- Sicurezza del debug
- Accesso sicuro al debug controllato dal software
- Debug con funzionalità di sicurezza
- Avvio protetto supportato
- Interfacce ad alta velocità
- Interruttore ethernet integrato che supporta (un totale di due porte esterne)
- RMII (10/100) o RGMII (10/100/1000)
- IEEE1588 (Allegato D, Allegato E, Allegato F con 802.1AS PTP)
- Gestione PHY MDIO secondo la clausola 45
- Classificatore di pacchetti basato sul motore ALE con classificatori 512
- Controllo del flusso basato sulla priorità
- Supporto Time Sensitive Networking (TSN).
- Quattro interrupt H/W della CPU
- Offload del checksum IP/UDP/TCP nell'hardware
- Due porte USB2.0
- Porta configurabile come host USB, periferica USB o dispositivo USB a doppio ruolo (modalità DRD)
- Rilevamento integrato VBUS USB
- Ricevitore di interfaccia seriale per fotocamera (CSI-2) con 4 corsie D-PHY
- Interfaccia di ricezione dati del processore esterno ad alta velocità tramite CSI-2 e MIPI D-PHY
- Interruttore ethernet integrato che supporta (un totale di due porte esterne)
- Connettività generale
- 9 trasmettitori-ricevitori asincroni universali (UART)
- 5 controller di interfaccia periferica seriale (SPI)
- 6 porte di circuito inter-integrato (I2C)
- 3 porte seriali audio multicanale (McASP)
- Trasmissione e ricezione di clock fino a 50 MHz
- Fino a 4/6/16 pin di dati seriali attraverso 3x McASP con clock TX e RX indipendenti
- Supporta il multiplexing a divisione di tempo (TDM), suono inter-circuito integrato (I2S) e formati simili
- Supporti la trasmissione dell'interfaccia audio digitale (formati SPDIF, IEC60958-1 e AES-3)
- Buffer FIFO per trasmissione e ricezione (256 byte)
- Supporto per il clock di uscita di riferimento audio
- 3 moduli PWM avanzati (ePWM)
- 3 moduli di impulso Encoder in quadratura migliorata (eQEP)
- 3 moduli di acquisizione potenziati (eCAP)
- I/O per uso generale (GPIO) con tutti gli I/O LVCMOS possono essere configurati come GPIO
- 3 moduli controller area rete (CAN) con supporto CAN-FD
- Conformità con il protocollo CAN 2,0 A, B e ISO 11898-1
- Supporto completo CAN FD (fino a 64 byte di dati)
- Controllo parità/ECC per la RAM dei messaggi
- Velocità fino a 8 Mbps
- Conservazione dei dati e dei media
- Interfaccia 3 Multi-Media scheda/Secure digitale® (MMC/SD®/SDIO)
- Interfaccia eMMC a 8 bit fino a velocità HS200
- 2 interfacce SD/SDIO a 4 bit fino a UHS-I
- Conforme a eMMC 5.1, SD 3.0e SDIO versione 3.0
- 1x controller per memorie di uso generale (GPMC) fino a 133 MHz
- Interfaccia di memoria asincrona flessibile a 8 e 16 bit con fino a quattro selezioni di chip (indirizzo a 22 bit) (NAND, NOR, Muxed-NOR e SRAM)
- Utilizza il codice BCH per supportare ECC a 4, 8 o 16 bit
- Utilizza il codice Hamming per supportare ECC a 1 bit
- Modulo di localizzazione degli errori (ELM)
- Utilizzato con GPMC per individuare indirizzi di errori di dati da polinomi sindromici generati utilizzando un algoritmo BCH
- Supporta la posizione degli errori di blocco a 4, 8 e 16 bit per 512 byte basata su algoritmi BCH
- OSPI/QSPI con supporto DDR/SDR
- Supporto per dispositivi Flash NAND e NOR seriali
- Supporto per indirizzi di memoria da 4 GBytes
- Modalità XIP con crittografia in tempo reale opzionale
- Interfaccia 3 Multi-Media scheda/Secure digitale® (MMC/SD®/SDIO)
- Risparmio energetico
- Modalità a bassa potenza supportata dal dispositivo/gestore dell'alimentazione
- Supporto IO parziale per il risveglio CAN/GPIO/UART
- Modalità a bassa potenza supportata dal dispositivo/gestore dell'alimentazione
- Opzioni di avvio
- UART
- EEPROM I2C
- Flash OSPI/QSPI
- Flash NOR/NAND GPMC
- Flash NAND seriale
- Scheda SD
- eMMC
- Dispositivo di memoria di massa USB (host)
- Avvio USB (slave) da host esterno (modalità DFU)
- Ethernet
- Tecnologia/package
- Tecnologia FinFET da 16 nm
- Full-array da 18 mm x 18 mm, passo di 0,8 mm, FCCSP a 484 pin (ANF)
Applicazioni
- Amplificatore audio automobilistico/premium
- Audio industriale/professionale
- Aerospaziale e difesa/radar e radio
- Attrezzature marine/sonar
- Medicina e assistenza sanitaria/scanner ad ultrasuoni
- Prova e misurazione/strumentazione
Diagramma a blocchi funzionale
Strumento di sviluppo
Texas Instruments TMDSEMU560V2STM-UE XDS560v2 System Trace
Debug probes that support both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).
Pubblicato: 2025-07-07
| Aggiornato: 2025-08-04