Torna a Texas Instruments

Texas Instruments Processore SIP basato su ARM® AM625SIP

Il processore System In Package (SIP) AM625SIP basato su ARM® di Texas Instruments è un derivato del dispositivo AM6254 con package ALW con l'aggiunta di una SDRAM LPDDR4 integrata. L'MPU basato su Arm AM625SIP con LPDDR4 integrato è un processore applicativo progettato per lo sviluppo Linux. Il SIP integra 512 MB di LPDDR4 con il dispositivo AM6254 che ha prestazioni ARM Cortex®-A53 4x e funzionalità integrate come l'accelerazione grafica 3D, il supporto per doppio display, insieme a un ampio set di periferiche che rendono il SIP ideale per varie applicazioni industriali, offrendo al contempo un'architettura di potenza ottimizzata e funzionalità intelligenti. Il processore AM625SIP offre una progettazione hardware semplificata, dimensioni/DiBa del sistema ottimizzate, maggiore robustezza e risparmio sul consumo energetico, consentendo uno sviluppo più rapido del software e dell'hardware.

L'interruttore Gigabit Ethernet a 3 porte è dotato di due porte esterne e una porta interna con supporto Time-Sensitive Networking (TSN). Un modulo PRU aggiuntivo consente la capacità di I/O in tempo reale per i casi d'uso del cliente. Inoltre, l'ampio set di periferiche incluso nell'AM625SIP consente la connettività a livello di sistema, come l'interfaccia USB, la fotocamera, MMC/SD, OSPI, CAN-FD e GPMC per un'interfaccia host parallela a un ASIC/FPGA esterno. AM625SIP di Texas Instruments supporta l'avvio sicuro per la protezione IP con il modulo di sicurezza hardware (HSM) integrato. Utilizza il supporto avanzato di gestione dell'energia per applicazioni portatili e sensibile alla potenza.

Caratteristiche

  • Core del processore
    • Sottosistema di microprocessore Cortex-A53 Arm quadruplo a 64 bit fino a 1,4 GHz
      • Cluster quad-core Cortex-A53 con cache condivisa L2 da 512 KB con ECC SECDED
      • Ogni core A53 presenta una DCache L1 da 32 KB con ECC SECDED e una ICache L1 da 32 KB con protezione di parità
    • MCU monocanale ARM Cortex-M4F fino a 400 MHz
    • SRAM da 256 KB con ECC SECDED
    • Dispositivo dedicato/Power Manager
  • Prodotti multimediali
    • Sottosistema display
      • Supporto per doppio display
      • 1920 x 1080 a 60fps per ogni display
      • 1x 2048 x 1080 + 1x 1280 x 720
      • Supporto fino a 165 MHz di clock dei pixel con un PLL indipendente per ogni display
      • OLDI (4 corsie LVDS - 2x) e DPI (24-bit RGB LVCMOS)
      • Supporto di funzionalità di sicurezza come il rilevamento del telaio congelato e il controllo dei dati MISR
    • Unità di elaborazione grafica 3D
      • Un pixel per clock o superiore
      • Tasso di riempimento superiore a 500M pixel/sec
      • 500M Texel/s, 8GFLOP
      • Supporta almeno due livelli di composizione
      • Supporta fino a 2048 x 1080 a 60 fps
      • Supporta i formati ARGB32 RGB565 e YUV
      • Capacità grafica 2D
      • OpenGL ES 3.1, Vulkan 1.2
    • Interfaccia seriale per una fotocamera (CSI-Rx) - 4 corsie con DPHY
      • Conforme a MIPI® CSI-2 v1.3 + MIPI D-PHY 1.2
      • Supporto per la modalità a 1, 2, 3 o 4 corsie dati fino a 1,5 Gbps per corsia
      • Verifica/correzione ECC con CRC check + ECC su RAM
      • Supporto del canale virtuale (fino a 16)
      • Capacità di scrivere i dati in streaming direttamente a DDR tramite DMA
  • Sottosistema di memoria
    • Fino a 816 KB di RAM integrata
      • 64 KB di memoria RAM integrata (OCSRAM) con ECC SECDED, che può essere divisa in banchi più piccoli in incrementi di 32 KB per un massimo di due banchi di memoria separati
      • 256 KB di memoria RAM integrata con ECC SECDED nel sottosistema SMS
      • 176 KB di memoria RAM integrata con ECC SECDED nel sottosistema SMS per il FirmWare di sicurezza TI
      • 256 KB di memoria RAM integrata con ECC SECDED nel sottosistema MCU Cortex-M4F
      • 64 KB di memoria RAM integrata con ECC SECDED nel sottosistema dispositivo/power manager
    • Sottoinsieme DDR (DDRSS)
      • 512 MB LPDDR4 SDRAM integrata
      • Supporta velocità fino a 1600MT/s
      • Bus dei dati a 16 bit con ECC integrato
  • Sicurezza
    • Avvio protetto supportato
      • Root of Trust (RoT) applicato dall'hardware
      • Supporto per cambiare RoT tramite chiave di backup
      • Supporto per protezione da rilevamento, protezione IP e protezione anti-rollback
    • Ambiente di esecuzione affidabile (TEE) supportato
      • TEE basata su Arm TrustZone®
      • Ampio supporto del firewall per l'isolamento
      • Watchdog/timer/IPC sicuro
      • Supporto di archiviazione sicuro
      • Supporto Replay Protected Memory Block (RPMB)
    • Controller di sicurezza dedicato con core HSM programmabile dall'utente e sottosistema di sicurezza DMA e IPC dedicato per l'elaborazione isolato
    • Accelerazione crittografica supportata
      • Motore crittografico "session-aware" con la possibilità di scambiare automaticamente il materiale delle chiavi in base al flusso di dati in entrata
        • Supporta nuclei crittografici
      • AES – dimensioni della chiave 128-/192-/256-Bit
      • SHA2 – dimensioni chiave 224/256/384/512 bit
      • DRBG con generatore di numeri casuali veri
      • PKA (Public Key Accelerator) per assistere nell'elaborazione RSA/ECC per l'avvio sicuro
    • Sicurezza del debug
      • Accesso sicuro al debug controllato dal software
      • Debug con funzionalità di sicurezza
  • Sottosistema PRU
    • Sottosistema programmabile di unità in tempo reale Dual-core (PRUSS) che funziona fino a 333 MHz
    • Destinato a guidare i GPIO per protocolli precisi in termini di ciclo, come ad esempio
      • Ingresso/uscita per uso generico (GPIO)
      • UART
      • I2C
      • ADC esterno
    • 16 KB di memoria di programma per PRU con ECC SECDED
    • 8 KB di memoria dati per PRU con ECC SECDED
    • Memoria per uso generico da 32 KB con ECC SECDED
    • Acceleratore CRC32/16 HW
    • Memoria Scratch PAD con tre banchi di registri a 30 x 32 bit
    • Un temporizzatore industriale a 64 bit con nove eventi di acquisizione e 16 eventi di confronto, oltre alla compensazione lenta e veloce
    • Un controller di interrupt (INTC), con un minimo di 64 eventi di ingresso supportati
  • Interfacce ad alta velocità
    • Interruttore Ethernet integrato che supporta un totale di due porte esterne
      • RMII (10/100) o RGMII (10/100/1000)
      • IEEE1588 (Allegato D, Allegato E, Allegato F con 802.1AS PTP)
      • Gestione PHY MDIO secondo la clausola 45
      • Classificatore di pacchetti basato su motore ALE con 512 classificatori
      • Controllo del flusso basato sulla priorità
      • Supporto Time Sensitive Networking (TSN).
      • Quattro interrupt H/W della CPU
      • Offload del checksum IP/UDP/TCP nell'hardware
    • Due porte USB2.0
      • Porta configurabile come host USB, periferica USB o dispositivo USB a doppio ruolo (modalità DRD)
      • Rilevamento integrato VBUS USB
  • Connettività generale
    • 9 trasmettitori-ricevitori asincroni universali (UART)
    • 5 controller di interfaccia periferica seriale (SPI)
    • 6 porte di circuito inter-integrato (I2C)
    • 3 porte seriali audio multicanale (McASP)
      • Clock di trasmissione e ricezione fino a 50 MHz
      • Fino a 16/10/6 pin di dati seriali attraverso 3x McASP con clock TX e RX indipendenti
      • Supporti Time divisione multiplazione (TDM), Inter-IC Sound (I2S) e formati simili
      • Supporti la trasmissione dell'interfaccia audio digitale (formati SPDIF, IEC60958-1 e AES-3)
      • Buffer FIFO per trasmissione e ricezione (256 byte)
      • Supporto per audio riferimento uscita clock
    • 3 moduli PWM avanzati (ePWM)
    • 3 moduli di impulso Encoder in quadratura migliorata (eQEP)
    • 3x moduli di acquisizione potenziati (eCAP)
    • I/O per uso generale (GPIO), tutti gli I/O LVCMOS possono essere configurati come GPIO
    • 3 moduli Controller Area Network (CAN) con supporto CAN-FD
      • Conformità con il protocollo CAN 2.0 A, B e ISO 11898-1
      • Supporto completo CAN FD (fino a 64 byte di dati)
      • Controllo parità/ECC per la RAM dei messaggi
      • Velocità fino a 8 Mbps
  • Conservazione di dati e supporti
    • 3 interfacce Multi-Media Card/Secure Digital® (MMC/SD®/SDIO)
      • 1 interfaccia eMMC a 8 bit fino a velocità HS200
      • 2 interfaccia SD/SDIO a 4 bit fino a UHS-I
      • Conforme con eMMC 5.1, SD 3.0 e SDIO versione 3.0
    • 1 controller per memorie di uso generale (GPMC) fino a 133 MHz
      • Interfaccia di memoria asincrona flessibile a 8 e 16 bit con fino a quattro selezioni di chip (indirizzo a 22 bit) (NAND, NOR, Muxed-NOR e SRAM)
      • Utilizza il codice BCH per supportare ECC a 4, 8 o 16 bit
      • Utilizza il codice Hamming per supportare ECC a 1 bit
      • Modulo di localizzazione degli errori (ELM)
        • Utilizzato con GPMC per individuare indirizzi di errori di dati da polinomi sindromici generati utilizzando un algoritmo BCH
        • Supporta la posizione degli errori di blocco a 4, 8 e 16 bit per 512 byte basata su algoritmi BCH
    • OSPI/QSPI con supporto DDR/SDR
      • Supporto per dispositivi Flash NAND e NOR seriali
      • Supporto per indirizzi di memoria da 4 GB
      • Modalità XIP con crittografia in tempo reale opzionale
  • Risparmio energetico
    • Modalità a bassa potenza supportate dal dispositivo/power manager
      • Supporto IO parziale per il risveglio CAN/GPIO/UART
      • DeepSleep
      • Solo MCU
      • Stand-by
      • Scalabilità dinamica della frequenza per Cortex-A53
  • Soluzione di gestione dell'energia ottimale
    • CI di gestione dell'energia (PMIC) TPS65219 consigliati
      • Il PMIC Companion è progettato appositamente per soddisfare i requisiti di alimentazione del dispositivo
      • Mappatura flessibile e configurazioni programmate in fabbrica per supportare diversi casi d'uso
  • Opzioni di avvio
    • UART
    • I2C EEPROM
    • Flash OSPI/QSPI
    • Flash NOR/NAND GPMC
    • Flash NAND seriale
    • Scheda SD
    • eMMC
    • Avvio USB (host) da un dispositivo di memoria di massa
    • Avvio USB (dispositivo) da host esterno (modalità DFU)
    • Ethernet
  • Tecnologia/Package
    • Tecnologia a 16 nm
    • 13 mm x 13 mm, passo 0,5 mm, FCCSP BGA a 425 pin (AMK)

Applicazioni

  • Interfacce uomo-macchina (HMI)
  • Apparecchiature mediche, monitoraggio dei pazienti e dispositivi medici portatili
  • Interfaccia utente e connettività dell'appliance
  • Attrezzature di servizio per veicoli elettrici (EVSE)/Veicolo per infrastruttura (V2X)
  • Gateway per la casa intelligente
  • Sicurezza integrata (pannelli di controllo e di accesso)

Diagramma a blocchi funzionale

Schema a blocchi - Texas Instruments Processore SIP basato su ARM® AM625SIP

Microprocessori correlati

Texas Instruments MPU a basso costo basate su ARM® AM62x/AM62x-Q1

Per lo sviluppo di applicazioni Linux® con prestazioni scalabili Arm® Cortex®-A53 e funzionalità integrate.

Learn MoreInformazioni su Texas Instruments MPU a basso costo basate su ARM® AM62x/AM62x-Q1 View ProductsCorrelato a Texas Instruments MPU a basso costo basate su ARM® AM62x/AM62x-Q1

Strumenti di sviluppo

Texas Instruments TMDSEMU560V2STM-UE XDS560v2 System Trace

Debug probes that support both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

Learn MoreInformazioni su Texas Instruments TMDSEMU560V2STM-UE XDS560v2 System Trace View ProductsCorrelato a Texas Instruments TMDSEMU560V2STM-UE XDS560v2 System Trace
Pubblicato: 2025-09-19 | Aggiornato: 2025-09-28