Renesas Electronics Attenuatori di jitter FemtoClock®3 wireless RC38x08

Gli attenuatori di jitter a rumore di fase ultra-basso FemtoClock®3 wireless e i generatori di clock RC38x08 di Renesas Electronics includono i dispositivi ad alte prestazioni RC38208 e RC38108 con fattore di forma piccolo. Questi componenti sono attenuatori di jitter a rumore di fase ultra-basso, sintetizzatori di clock multi-frequenza e oscillatori controllati digitalmente (DCO). I dispositivi RC38x08 flessibili e a bassa potenza generano clock con bassissimo rumore di fase in banda ed emissioni spurie per ricetrasmettitori RF 4G/5G e jitter inferiore a 25 fs RMS per SerDes da112 Gbps e 224 Gbps. RC38x08 può gestire fino a tre domini di sincronizzazione, supportando CPRI/eCPRI e metodi di sincronizzazione come IEEE 1588, Ethernet sincrono (SyncE), GPI o GNSS. RC38x08 semplifica la generazione di clock di sistema con un massimo di quattro domini di frequenza, mentre gli LDO integrati forniscono PSRR superiore, riducendo la complessità della PCB. Questa semplificazione la rende un'ottima scelta per applicazioni quali la temporizzazione per DAC/ADC front-end ottico e DSP, clock di riferimento per SerDes ad alta velocità, unità di distribuzione a 5 G e DCO ad alte prestazioni per clock basati su PTP.

Caratteristiche

Sintetizzatore a bassissimo rumore di fase con jitter inferiore a 25 fs RMS, da 12 kHz a 20 MHz con 4 MHz HPF
Due domini di sincronizzazione indipendenti a basso rumore di fase
Quattro domini di frequenza indipendenti a basso rumore di fase
Supporto per JESD204B/C
Blocco di sincronizzazione del tempo con convertitore tempo-digitale (TDC), contatore time-of-day (TOD) e clock PTP
Otto uscite di clock con divisori interi indipendenti
- 6: LVDS, HCSL (CA-LVPECL) o CML
- 2: LVDS, HCSL (CA-LVPECL) o LVCMOS
Intervallo di frequenza di uscita
- CC a 2,5 GHz per CML
- DC a 1 GHz per LVDS o HCSL
- DC a 250 MHz per LVCMOS

Due ingressi clock differenziali configurabili come quattro ingressi clock a terminazione singola
Funziona da un’alimentazione 1,8 V
Gli ingressi di clock tollerano l’ingresso a 1,8 V quando il dispositivo è spento, dissipando meno di 1 mA
Gamma di frequenze di ingresso CLKIN: da CC a 1 GHz
Il TDC Time Sync supporta gli ingressi 1PPS e PP2S
I DPLL sono conformi agli standard ITU-T G.8262 e G.8262.1
Variazione di fase ingresso-uscita DPLL ≤ 100 ps
Risoluzione frequenza DCO <>
Package BGA 64, 7 mm × 7 mm