Renesas Electronics MPU ad alte prestazioni RZ/T2L con EtherCAT

L'MPU ad alte prestazioni RZ/T2L di Renesas Electronics con EtherCAT realizza elaborazione ad alta velocità e controllo in tempo reale ad alta precisione. RZ/T2L consente agli utenti di scalare facilmente lo sviluppo del prodotto offrendo un'architettura hardware (H/W) simile a RZ/T2M e una piattaforma software (S/W) scalabile/compatibile con MPU e MCU Renesas. Il componente in package FBGA a 196 pin, 12mm2 e passo di 0,8 mm, opera in un intervallo di temperatura da -40 °C a +125 °C.

Caratteristiche

  • Arm® Cortex®-R52 integrato a 800 MHz massimo, una memoria strettamente accoppiata (576 KB) collegata direttamente alla CPU e al bus della porta periferica a bassa latenza (LLPP)
  • Ricche funzioni periferiche integrate come ΣΔ I/F, convertitore A/D e encoder I/F multi-protocollo
  • Architettura H/W senza interruzioni con RZ/T2M e piattaforme S/W scalabili/compatibili, come FSP con MPU e MCU Renesas
  • Controller slave EtherCAT integrato e supporta ECC per tutta la RAM interna
  • Supporta funzioni di sicurezza come avvio protetto, autenticazione JTAG e ID univoco
  • Può essere utilizzato come MCU di sicurezza nella soluzione S/W di sicurezza funzionale
  • Controllo in tempo reale ad alte prestazioni
  • Sistema di controllo motore su chip singolo

Applicazioni

  • Servomeccanismi CA
  • Invertitori
  • Robot industriali
  • Strumentazioni mediche
  • Turbine eoliche
  • Elevators

Specifiche

  • Singolo processore Arm® Cortex-R52 a 32 bit su chip
    • Controllo in tempo reale ad alta velocità con una frequenza di funzionamento di 200/400/800 MHz
    • 512 KB/64 KB di memoria strettamente accoppiata (TCM) con ECC
    • Cache di istruzioni/cache di dati con ECC, 16 KB per cache
    • Interruzione alta velocità
    • L'FPU supporta l'aggiunta, la sottrazione, la moltiplicazione, la divisione, la moltiplicazione e l'accumulo e le operazioni a radice quadrata a precisione singola e doppia.
    • Il NEON e il SIMD avanzato supportano risultati interi o a precisione singola
    • Architettura Harvard con pipeline a 8 stadi
    • Supporta l'unità di protezione della memoria (MPU)
    • L'architettura Arm CoreSight include il supporto per il debug attraverso le interfacce JTAG e SWD
  • Basso consumo energetico con modalità standby e funzione di arresto del modulo
  • SRAM su chip
    • 1,0 MB di SRAM su chip con ECC
    • 150/200 MHz
  • Trasferimento dati (DMAC: 16 canali × 2 unità)
  • Controller di collegamento eventi
    • Le operazioni del modulo possono essere avviate tramite segnali di evento piuttosto che dai gestori di interruzione
    • Il funzionamento collegato dei moduli è disponibile anche quando la CPU è in stato standby
  • Ripristino e controllo della tensione di alimentazione, quattro fonti di ripristino (incluso un ripristino pin)
  • Funzioni di clock
    • Frequenza di ingresso clock/oscillatore esterno 25 MHz
    • Frequenza di clock CPU 200/400/800 MHz o 150/300/600 MHz
    • Frequenza di clock del sistema di 200 MHz o 150 MHz
    • Oscillatore su chip (LOCO) a bassa velocità 240kHz
  • Funzioni di sicurezza
    • Protezione da scrittura del registro, rilevamento di stop di oscillazione del clock di ingresso e CRC
    • Unità di protezione della memoria master (MPU)
  • Funzioni di sicurezza (opzionali)
    • Modalità di avvio con sicurezza tramite crittografia
    • Autenticazione JTAG
    • Acceleratore crittografico
    • TRNG
  • Interfacce di encoder
    • Fino a 2 canali
    • Interfacce conformi a DSL EnDat 2.2, BiSS-C, A-format e HIPERFACE
    • Uscita divisa in frequenza da un encoder
  • Interfacce di comunicazione
    • Ethernet
      • Controller slave EtherCAT a 3 porte
      • MAC Ethernet a porta singola
    • Host/funzioni ad alta velocità USB 2.0 a canale singolo
    • CAN/CANFD a 2 canali (conforme a ISO11898-1)
    • SCI a 6 canali con trasmissione e ricezione a 16 byte FIFO
    • Interfaccia bus I2C: 3 canali per trasferimento fino a 400 kbit/s
    • SPI a 4 canali
    • xSPI a 2 canali
  • Interfaccia host seriale esterna (SHOSTIF)
  • Spazio di indirizzo esterno
    • Bus per il trasferimento di dati ad alta velocità fino a 100 MHz
    • Supporto per un massimo di 4 aree CS
    • Spazio bus a 8 o 16 bit selezionabile per area
  • Fino a 35 temporizzatori con funzioni estese
    • MTU3 a 16 bit x 8 + 32 bit (9 canali), GPT a 32 bit (18 canali): acquisizione ingresso, confronto uscita, uscita forma d'onda PWM
    • CMT a 16 bit (6 canali), CMTW a 32 bit (2 canali)
  • Interfaccia ΔΣ, fino a 6 modulatori ΔΣ collegabili esternamente
  • Unità funzione trigonometrica
    • Calcolo simultaneo di seno e coseno
    • Calcolo simultaneo di arcotangente e ipotenusa_K
  • Convertitore A/D a 12 bit, 12 bit × 2 unità (4 canali per unità 0 e 1)
  • Sensore di temperatura per la misurazione della temperatura all'interno del chip
  • Porte I/O per uso generico
    • Pull-up/pull-down ingresso
    • Le posizioni delle funzioni di ingresso/uscita per i moduli periferici sono selezionabili tra più pin
  • Intervallo delle temperature di funzionamento: da -40°C a +125°C
  • Package FBGA a 196 pin, 12mm2 e passo di 0,8 mm

Schema a blocchi

Schema a blocchi - Renesas Electronics MPU ad alte prestazioni RZ/T2L con EtherCAT
Pubblicato: 2023-03-20 | Aggiornato: 2026-01-02