NXP Semiconductors Interruttore I3C con selezione e abilitazione hardware P3S0200GM

L'interruttore I3C P3S0200GM di NXP Semiconductors è ottimizzato per commutare i segnali I3C ad alta velocità nelle applicazioni di comunicazione e server, come server, workstation e notebook che hanno I/O I3C limitati. L'ampia larghezza di banda di 52 MHz del P3S0200GM consente al segnale di passare con una distorsione minima di bordo e di fase. Il dispositivo multipla le uscite differenziali dal controller I3C a uno dei due target corrispondenti con un pin di selezione hardware. L'interruttore P3S0200GM è bidirezionale e offre un'attenuazione minima o nulla dei segnali ad alta velocità alle uscite.

L'interruttore I3C P3S0200GM di NXP Semiconductors è disponibile in un package senza conduttori (XQFN) quadruplo estremamente sottile da 2,0 mm x 1,55 mm x 0,5 mm, ideale per applicazioni con limitazioni di spazio.

Caratteristiche

  • Mux 2:1 o 1:2 bus I3C con pin di selezione
  • Ampio intervallo di tensioni di alimentazione da 2,3 V a 3,6 V 
  • La tensione di commutazione accetta segnali fino a 5,5 V
  • Logica di controllo 1,8 V a VCC = 3,6 V
  • Modalità a bassa potenza quando OE è ALTA (2 μA massimo)
  • 6 Ω (massima) di resistenza in conduzione
  • Sfasamento di resistenza in conduzione di 0,1 Ω (tipico) tra i canali
  • Capacità in stato attivo 6 pF (tipica)
  • Larghezza di banda larga da 52 MHz
  • Le prestazioni a protezione latch-up superano 100 mA per JESD 78B, Classe II, Livello A
  • Protezione ESD
    • HBM JESD22-A114F Classe 3 A supera gli 8000 V
    • CDM JESD22-C101E supera i 1000 V
    • HBM supera i 12000 V per la protezione da I/O a GND
  • Intervallo delle temperature di funzionamento: da -40 °C a +85 °C
  • Package XQFN-10 da 2,0 mm x 1,55 mm x 0,5 mm

Applicazioni

  • Mux I3C o I2C 2:1 o 1:2 con pin di selezione hardware che consente una tensione bus fino a 5,5 V
  • Multiplazione bus I3C DDR5 RDIMM server

Diagramma funzionale

Schema a blocchi - NXP Semiconductors Interruttore I3C con selezione e abilitazione hardware P3S0200GM

Circuito di prova

Schema di circuito di applicazione - NXP Semiconductors Interruttore I3C con selezione e abilitazione hardware P3S0200GM

Designazione pin

Disegno meccanico - NXP Semiconductors Interruttore I3C con selezione e abilitazione hardware P3S0200GM
Pubblicato: 2022-04-13 | Aggiornato: 2022-07-22