Microchip Technology MPU basate su CPU Arm® Cortex®-A5 di grado automobilistico SAMA5D29

Le MPU basate su CPU Arm® Cortex®-A5 per il settore automobilistico SAMA5D29 di Microchip Technology sono microprocessori integrati ad alte prestazioni e bassa potenza che funzionano fino a 500 MHz. Le MPU SAMA5D29 conformi alle qualifiche AEC-Q100 di grado 2 offrono supporto per molteplici memorie come DDR2, DDR3L, LPDDR2, LPDDR3 QSPI e flash e.MMC. Questi dispositivi integrano potenti periferiche per applicazioni di connettività e interfaccia utente, incluse due interfacce CAN-FD conformi a ISO.

Le funzioni di sicurezza avanzate includono Arm® TrustSry®, rilevamento delle manomissioni, archiviazione dati sicura e avvio protetto. I dispositivi presentano anche acceleratori cripto ad alte prestazioni (AES, SHA e TRNG). Le MPU per il settore automotive SAMA5D29 di Microchip Technology sono omologate per un ampio intervallo di temperatura industriale da -40 °C a +105 °C e sono fornite con distribuzione Linux® gratuite, MPLAB X, IDE, MPLAB Harmony v3 ed esempi C bare metal.

Caratteristiche

Core Arm Cortex-A5
- Armv7-A architettura
- TrustZone Arm®
- Motore di elaborazione supporti NEON™
- Fino a 500 MHz
- 8-Kbytes ETM/ETB
Architettura di memoria
- Unità di gestione della memoria (MMU)
- Cache dati L1 da 32-Kbyte, cache istruzioni L1 da 32-Kbyte
- Cache L2 da 128-Kbyte configurabile da utilizzare come SRAM interna
- 1 SRAM interna criptata da 128-Kbyte
- 1 ROM interna da 160-Kbyte
  - Bootloader integrato/secure ROM da 64-Kbytecodificata e mascherabile
  - ROM non codificata e non mascherabile da 96 Kbyte per la tabella NAND Flash BCH ECC
- Controller RAM dinamica multiporta a velocità di trasmissione dati (DDR) a 16 o 32 bit programmabile a elevata larghezza di banda che supporta fino a 512 Mbytes 8-bank DDR2/DDR3 (solo DVR off)/DDR3L (solo disattivata)/LPDDR1/LPDDR2/LPDDR3, incluso il percorso di crittografia/decrittografia “on-the-fly”
- Controller NAND SLC/MLC a 8 bit, con codice di correzione errore (PMEC) fino a 32 bit
Sistema con funzionamento fino a 166 MHz in condizioni tipiche
- Controller di ripristino (RSTC), controller di spegnimento (SHDWC), Timer a intervalli periodici (PIT), Timer Watchdog indipendente (WDT) e clock di tempo reale sicuro (RTC) con calibrazione del clock
- 1 PLL da 600 MHz a 1200 MHz per il sistema e un PLL 480 MHz ottimizzato per USB ad alta velocità
- PLL frazionale digitale per audio (11,2896 MHz e 12,288 MHz)
- Oscillatore RC tipico 12 MHz RC e 32 kHz a bassa potenza
- Oscillatore a cristalli a bassa potenza 32,768 Hz selezionabile e oscillatore a cristalli da 8 MHz a 24 MHz
- Canali DMA 51x che includono 2 controller DMA centrali a 64 bit a 16 canali
- 1 controller di interruzione avanzato (AIC)
- 1 controller di interruzione avanzato sicuro (SAIC)
- 3 segnali di clock esterni programmabili
Modalità a bassa potenza
- Modalità a potenza ultrabassa con capacità di riattivazione rapida
- Modalità di backup a bassa potenza con SRAM 5-Kbyte e funzionalità di riattivazione parziale asincrona
  - Riattivazione da un massimo di 9 pin di riattivazione, ricezione UART, confronto analogico
  - Capacità di riattivazione rapida
  - Modalità di backup estesa con DDR in modalità di auto-aggiornamento
Periferiche
- Controller TFT LCD (LCDC) fino a 1024x768 o 1280x768 (immagine fissa). 4x sovrapposizioni, rotazione, post-elaborazione e miscela alfa, interfaccia RGB parallela a 24 bit
- ITU-R BT. Controller per sensori di immagine (ISC) 601/656/1120 che supporta fino a sensori 5 Mpixel con un’interfaccia parallela a 12 bit per Raw Bayer, YCbCr, monocromatico e interfaccia sensore compresso JPEG.
- 2 controller seriali sincroni (SSC), 2 controller audio Inter-IC (I2SC) e 1 amplificatore stereo di classe D (classe D)
- 1 controller tattile periferico (PTC) con un massimo di 8 x-line e 8 linee Y (tattile capacitivo a 64 canali)
- 1 controller interfaccia di modulazione di densità di impulso (PDMIC)
- 1 porta ad alta velocità del dispositivo USB (UDPHS) e 1 porta host USB ad alta velocità o 2 porte USB host ad alta velocità (UHPHS)
- 1 porta host USB ad alta velocità con interfaccia Inter-Chip (HSIC) ad alta velocità
- 1 MAC ethernet 10/100 (GMAC)
  - Supporto per l’efficienza energetica (standard IEEE® 802.3az)
  - Supporto AVB Ethernet con marcatura oraria IEEE802.1AS
  - Supporto hardware per la formazione del traffico basato sul credito IEEE802.1Qav
  - Protocollo temporale di precisione (PTP) IEEE1588
- 2 host per schede di memoria ad alta velocità
  - SDMMC0: SD 3.0, eMMC 4.51, 8 bit
  - SDMMC1: SD 2.0, eMMC 4.41, solo 4 bit
- 2 interfacce periferiche seriali (SPI) host/client
- 2 interfacce periferiche seriali quadruple (QSPI)
- 5x FLEXCOM (USART, SPI e TWI)
- 5x UART
- 2 controller CAN-FD (MCAN) host con caselle di posta basate su SRAM, trasmissione attivata da tempo ed evento e unità di marcatura oraria (TSU) a 32 bit
- 1 UART solo Rx nell’area di backup (RXLP)
- 1 controller comparatore analogico (ACC) nell’area di backup
- 2 interfacce a 2 fili (TWIHS) fino a 400 Kbits/s che supportano il protocollo I²C e SMBus
- 1 controller a modulazione di ampiezza di impulso (PWM) a 16 bit e 4 canali a funzionalità complete
- 2x timer/contatori a 3 canali (TC) a 32 bit, che supportano le modalità PWM di base
- 1 convertitore da analogico a digitale (ADC) a 12 bit e 12 canali con funzionalità touchscreen resistiva

Sicurezza
- Celle di ripristino all’accensione (POR) Zero-power
- Rilevatore guasti clock cristallo principale
- Registri protetti da scrittura
- Monitor controllo integrità (ICM) basato su SHA256
- Unità di gestione della memoria (MMU)
- Watchdog indipendente
Sicurezza
- 5-Kbytes di SRAM criptata interna
  - 1-Kbyte non cancellabile su rilevamento delle manomissioni
  - 4-Kbytes cancellabile con rilevamento delle manomissioni
- 256 bit di registri criptati e cancellabili
- Fino a 8 pin antimanomissione per rilevazioni di intrusione statiche o dinamiche
- Bootloader sicuro
- Crittografia/decrittografia AES al volo su memorie DDR e QSPI (AESB)
- RTC inclusa la marcatura oraria sulle intrusioni di sicurezza
- Scatola per fusibili programmabile con bit fusibili 544x (compresa protezione JTAG e BMS)
Crittografia hardware
- SHA (SHA1, SHA224, SHA256, SHA384, SHA512): conforme a FIPS PUB 180-2
- AES: 256-, 192-, algoritmi chiave a 128 bit, conformi a FIPS PUB 197
- TDES: algoritmi a 2 o 3 tasti, conformi a FIPS PUB 46-3
- Generatore di numeri casuali (TRNG) conforme alla speciale pubblicazione NIST 800-22 Test Suite e FIPS Pub 140-2 e 140-3
Fino a 128x I/O
- Completamente programmabile tramite registri impostati/trasparenti
- Multiplexing fino a 8 funzioni periferiche per linea I/O
- Ciascuna linea I/O può essere assegnata a una periferica o utilizzata come I/O per uso generico
- Il controller PIO presenta un’uscita sincrona che fornisce fino a 32 bit di uscita dati in un’unica operazione di scrittura
Disponibile in un package con passo da 289-ball LFBGA, 14 mm², 0,8 mm