Microchip Technology Microcontrollori PIC32CZ CA70/MC70
I microcontrollori Microchip Technology PIC32CZ CA70/MC70 sono basati sul processore Arm® Cortex®-M7 a 32 bit ad alte prestazioni con un'unità a virgola mobile a doppia precisione (FPU). I microcontrollori funzionano fino a 300 MHz e integrano fino a 2048 Kbyte di memoria Flash e fino a 512 Kbyte di SRAM multiporta, che sono memorie configurabili per istruzioni e dati strettamente accoppiate che sfruttano le avanzate capacità DSP del core.
I microcontrollori Microchip PIC32CZ CA70/MC70 contengono un MAC Ethernet 10/100 con IEEE1588, un'interfaccia USB HS con PHY integrato, doppio CAN-FD, QSPI, interfaccia CMOS Imager, MediaLB, TDM/I2S (SSC), interfaccia QSPI, interfaccia CMOS Imager, MediaLB, TDM/I2S (SSC), interfaccia seriale multipla e crittografia hardware integrata, inclusi motori TRNG, AES-256 e SHA-256.
Supportati da MPLAB® X IDE e MPLAB Harmony.
Caratteristiche
- Condizioni di funzionamento
- Da 2,5 V a 3,6 V, da -40 °C a +85 °C, da CC a 300 MHz
- Da 2,5 V a 3,6 V, da -40 °C a +105 °C, da CC a 300 MHz
- Aec - Qualifica di classe 2 secondo la norma Q100 (-40 °C a +105 °C)
- Nucleo
- ARM Cortex-M7 che funziona fino a 300 MHz
- 16 KB di cache I e 16 KB di cache D con correzione del codice di errore (ECC)
- Unità di calcolo a virgola mobile (FPU) in modalità singola e doppia precisione
- Unità di protezione della memoria (MPU) con 16 zone
- Istruzioni DSP, set di istruzioni Thumb®-2
- Modulo di tracciamento integrato (ETM) con flusso di tracce di istruzioni, inclusa l'Unità di interfaccia per porta di traccia (TPIU)
- Memorie
- Flash integrato da 2048 KB con identificatore univoco e firma utente per dati definiti dall'utente
- Fino a 512 KB di SRAM multiporta integrata
- Fino a 256 KB di memoria strettamente accoppiata (TCM)
- 16 KB di ROM con routine In-Application Programming (IAP)
- Un'interfaccia bus esterna (EBI) (opzionale) contenente un controller di memoria statica (SMC) a 16 bit con supporto per SRAM, PSRAM, modulo LCD, NOR e NAND Flash con crittografia al volo
- Crittografia
- Generatore di numeri casuali effettivi (TRNG)
- Algoritmo di crittografia AES con chiavi da 256, 192 e 128 bit, conforme alle specifiche FIPS PUB-197
- Integrity Check Monitor (ICM) supporta algoritmo Hash sicuro SHA1, SHA224 e SHA256
- Sistema
- Regolatore di tensione integrato per il funzionamento ad alimentazione singola
- Ripristino di accensione (POR), rilevatore di brown-out (BOD) e doppio watchdog per un funzionamento sicuro
- RTC con modalità calendario gregoriano, generazione di forme d'onda in modalità a bassa potenza
- I circuiti di calibrazione del contatore RTC compensano le variazioni della frequenza di cristallo a 32,768 kHz
- Temporizzatore in tempo reale (RTT) a 32 bit a bassa potenza
- Sensore di temperatura
- Un controller DMA centrale a doppio ingresso e 24 canali (XDMAC)
- Gestione dell'alimentazione con capacità di alimentazione singola o doppia
- Gestione clock
- Oscillatori a risonatore al quarzo o ceramico da 3 MHz a 20 MHz con rilevamento dei guasti, 12 MHz o 16 MHz necessari per le operazioni USB, 32,768 kHz a bassa potenza opzionale per RTC o clock del dispositivo
- Oscillatore RC principale ad alta precisione con frequenza predefinita di 12 MHz
- Oscillatore a cristallo da 32,768 kHz o oscillatore RC lento come sorgente di clock per dispositivi in modalità a bassa potenza (SLOW_CLK)
- Un PLL da 500 MHz per il clock di sistema
- Un PLL da 480 MHz per le operazioni ad alta velocità USB
- Funzionalità a bassa potenza
- Modalità di sospensione, attesa e backup a basso consumo, con un consumo energetico tipico fino a 1,1 μA in modalità backup con RTC, RTT e logica di riattivazione abilitate
- RTC e RTT a bassissimo consumo energetico
- 1 KB di RAM di backup (BRAM) con regolatore dedicato
- Interfacce di comunicazione
- Un MAC ethernet (GMAC) (opzionale)
- 10/100Mbps in MII e RMII con DMA dedicato
- Supporto per frame PTP IEEE® 1588
- Supporto per il timestamping degli IEEE 802.1AS
- Supporto hardware per la formazione del traffico basato sul credito IEEE 802.1Qav
- Supporto per l'efficienza energetica 802.3az
- Supporto Ethernet AVB
- Dispositivo USB 2.0/Mini Host ad alta velocità (USBHS) a 480 Mbps, FIFO da 4 KB, fino a 10 endpoint bidirezionali, DMA dedicato
- 12-bit ITU-R BT. Interfaccia sensore immagine 601/656 (ISI)
- Fino a due reti MCAN (Controller Area Network) con CAN-FD (Flexible Data Rate) con mailbox basate su SRAM, trasmissione attivata da tempo e da eventi
- Dispositivo MediaLB® (opzionale) con modalità 3-wire, velocità fino a 1024 x Fs, compatibile con le reti MOST25 e MOST50
- Fino a tre USART con supporto per le modalità LIN, ISO7816, IrDA®, RS-485, SPI, Manchester, Modem e LON (solo USART1)
- Fino a cinque UART a 2 fili con supporto SleepWalking™
- Fino a tre interfacce a due fili (TWIHS) (compatibile I2C) con supportoSleepWalking
- Interfaccia periferica seriale quadrupla I/O (QSPI) che si interfaccia fino a 256 MB Flash e con esecuzione in posizione e crittografia al volo
- Fino a due interfacce periferiche seriali (SPI)
- Un controller sincrono seriale (SSC) con supporto (SSC) con supporto I2S e TDM
- Fino a due controller Inter-IC Sound (I2SC)
- Un'interfaccia per scheda multimediali ad alta velocità (HSMCI) (SDIO/ schedaSD/e.MMC) (opzionale)
- Un MAC ethernet (GMAC) (opzionale)
- Timer/Comparazione uscita/Acquisizione ingresso
- Quattro timer/contatori (TC) a 3 canali e 16 bit con modalità di acquisizione, forma d'onda, confronto e PWM, tempo di attivazione costante, logica decodificatore in quadratura e contatore up/down a 2 bit in scala di Gray per motore passo-passo
- Due PWM a 4 canali e 16 bit con uscite complementari, generatore di tempo morto e otto ingressi di guasto per PWM per il controllo del motore, due trigger esterni per gestire la correzione del fattore di potenza (PFC), CC-CC e il controllo dell'illuminazione
- Analogico avanzato e touch
- Due controller analogici front-end (AFEC), ciascuno dei quali supporta fino a 24 canali con modalità di ingresso differenziale e stadio di guadagno programmabile, consentendo un doppio campionamento e mantenimento (S&H) fino a 1,7 Msps, con funzione di correzione dell'offset e dell'errore di guadagno
- Un controller digitale-analogico (DAC) a 12 bit, fino a 2 canali, 1Msps per canale con modalità differenziale e di sovracampionamento
- Un controller di comparatore analogico (ACC) con selezione flessibile dell'ingresso, isteresi di ingresso selezionabile
- I/O
- Fino a 114 linee I/O con capacità di interruzione esterna (sensibilità al bordo o al livello), disinnesto, filtraggio dei disturbi e terminazione del resistore in serie sulla matrice
- Cinque controller di ingresso/uscita paralleli (PIO)
Applicazioni
- Gateway industriali
- Grafica
- Automotive
Schema a blocchi PIC32CZ MC70
Schema a blocchi PIC32CZ CA70
Stile package
Scheda di sviluppo
Microchip Technology Scheda di sviluppo Curiosity Ultra CA70 PIC32CZ
Valuta i microcontrollori (MCU) PIC32CZ2051 CA70 basati su Arm® Cortex®-M7.
Pubblicato: 2025-03-26
| Aggiornato: 2025-06-25