Microchip Technology Circuito integrato di gestione dell'alimentazione MCP16701

Il circuito integrato di gestione dell'alimentazione (PMIC) MCP16701 di Microchip Technology integra otto regolatori buck CC-CC, quattro LDO da 300 mA e un controller LDO. Questo PMIC è compatibile con le unità microprocessori integrate (eMPU) di Microchip, che richiedono il Dynamic Voltage Scaling (DVS) utilizzando la modalità High-Performance (HPM). Il PMIC MCP16701 è compatibile anche con PIC64GX PolarFire e PolarFireSoC. Questo PMIC presenta una bassa corrente di riposo operativa a vuoto e assorbe meno di 10 μA in modalità di spegnimento completo. Questo PMIC dispone anche di un'interfaccia I²C a 3,4 MHz, protezione con password di scrittura EEPROM e pin nINTO (flag di interruzione) con mascheramento delle interruzioni selezionabile per ciascun canale. Il PMIC MCP16701 viene utilizzato nelle soluzioni di alimentazione di MCU/MPU, FPGA, DSP e MPU ad alte prestazioni.

Caratteristiche

Intervallo di tensione in ingresso: da 2,7 V a 5,5 V
Interfaccia I²C a 3,4 MHz
Otto canali CC-CC buck da 1,5 A
Quattro LDO ad alta precisione da 300 mA
Controller LDO ad alta precisione e alto PSRR che utilizza MOSFET a canale N esterno (alimentazione delle linee SERDES)
Precisione della tensione di uscita: ±0,8% per buck (V_DD), per V_FB≥ 1 V:
Precisione della tensione di uscita: -1,5%/+1% per il controller LDO, per V_FB ≥ 0,9 V
Precisione della tensione di uscita: ±1% per LDO, per V_FB ≥ 1,8 V
Accoppiamento stretto R_DS(ON)dei canali paralleli per una buona condivisione della corrente
Tensione di uscita programmabile per tutti i canali buck e LDO, da 0,6 V a 3,8 V (non sono necessari resistori di feedback esterni)
Capacità di ciclo di lavoro al 100% dei canali buck
Tensione di uscita del controller LDO da 0,6 V a 1,6 V con incrementi di 12,5 mV
Il riferimento di terra (REFGND) può essere instradato in remoto alla terra di carico (pseudo rilevamento remoto)
Modalità PWM forzato a basso rumore e modalità ad alta efficienza con carico leggero disponibili (selezionabili tramite pin o controllo bit)

Sincronizzazione esterna della frequenza di commutazione, con posizionamento accurato dell'ora dell'evento di commutazione
Fase selezionabile (0 °, 90 °, 180 ° o 270 °) per i canali buck
RESET globale (nRSTO_A) con ritardo di deasserzione programmabile
RESET definito dall'utente (nRSTO_P) con ritardo di deasserzione programmabile (ideale per l'interfacciamento PolarFire FPGA DEVRST_N)
Il pin di alimentazione dedicato V_DD per EEPROM e l'interfaccia consentono la programmazione senza alimentare l'applicazione
EEPROM integrata a bordo per la programmazione della configurazione predefinita all'accensione
Protezione della password di scrittura EEPROM
Riconfigurabile durante l'esecuzione
Limite di corrente in modalità di interruzione per i canali buck (può essere disattivato)
Preallarme termico programmabile e protezione termica con spegnimento automatico
Pin nINTO (Interrupt Flag) con mascheratura degli interrupt selezionabile per ogni canale
Disponibile nel package VQFN da 64 pin, 8 mm x 8 mm