Microchip Technology DsPIC33AK256MPS306 DSC a 32 bit 200 MHz
Il controller del segnale digitale (DSC) dsPIC33AK256MPS306 da 200 MHz a 32 bit di Microchip Technology è dotato di un'unità a virgola mobile (FPU) a 32/64 bit e fino a 256 KB di memoria Flash per il programma e 64 KB di memoria dati SRAM in un package a dimensioni ridotte (36/48/64 pin, VQFN/TQFP) per progetti con vincoli di spazio. ADC a 12 bit ad alta velocità 40 MSPS, amplificatori operazionali a banda larga da 100 MHz con offset di tensione di ingresso ridotto, comparatori veloci da 5 nS e uscite PWM ad alta velocità progettate per alimentatori server di nuova generazione, automazione industriale, rilevamento avanzato, controllo touch e applicazioni di controllo del motore.
Il dsPIC33AK256MPS306 di Microchip integra acceleratori hardware per la crittografia e supporta la crittografia post-quantistica (PQC). Progettata in conformità con gli standard di sicurezza funzionale ISO 26262 e IEC 61508, la famiglia supporta la qualificazione AEC-Q100.
Caratteristiche
- Condizioni di funzionamento
- Da 3,0 V a 3,6 V: da -40 °C a +85 °C, CC a 200 MHz
- Da 3,0 V a 3,6 V: da -40 °C a +125 °C, CC a 200 MHz (previsto)
- Da 3,0 V a 3,6 V: da -40 °C a +150 °C, da CC a 200 MHz previsto
- CPU DSP ad alte prestazioni
- Set di istruzioni ricco a 32 bit per velocità e dimensioni del codice del programma ottimizzate
- Compatibile con nucleo dsPIC33 a 16 bit
- Dati lineari non paginati / Spazio di indirizzamento Flash a 24 bit
- Istruzioni a 16 bit/32 bit per dimensioni e prestazioni del codice ottimizzate
- Percorsi dati ampi a 32 bit
- Coprocessore FPU (unità a virgola mobile) a precisione singola e doppia
- cache istruzioni 2kbyte
- Sedici registri di lavoro a 32 bit
- Doppi accumulatori a 72 bit che supportano operazioni DSP a 32 bit e 16 bit
- Set di registri di lavoro a otto livelli di profondità
- Set di registri di accumulo a otto livelli di profondità
- Set di registri a virgola mobile a otto livelli di profondità
- Set di istruzioni ricco a 32 bit per velocità e dimensioni del codice del programma ottimizzate
- Memoria
- Memoria flash di programma fino a 256Kbytes
- 10.000 cicli di cancellazione/scrittura
- Conservazione dei dati di almeno 20 anni
- Autoprogrammabile sotto controllo del software
- Protezione del codice programmabile
- Codice di correzione degli errori Flash (ECC)
- Doppio pannello Flash
- Supporto per aggiornamenti in tempo reale
- Regioni OTP programmabili
- Inibizione dell'intera scrittura OTP Flash tramite ICSP™
- OTP separata 64x128 bit
- Fino a 64Kbytes di RAM statica
- Codice di correzione degli errori RAM (ECC)
- Autotest integrato nella Memoria RAM (MBIST)
- Memoria flash di programma fino a 256Kbytes
- Sicurezza
- Flash OTP con inibizione della scrittura ICSP
- Avvio sicuro su chip Flash configurabile come radice di fiducia immutabile, con parti della memoria flash che possono essere configurato come OTP
- Le capacità includono
- Supporto all'avvio sicuro con convalida dell'immagine del codice host e della firma del codice host
- Supporto all'aggiornamento sicuro del codice host: conservazione sicura della chiave di crittografia e decrittografia dell'immagine
- Conservazione, analisi, convalida e revoca della certificazione X.509, con supporto sia per ECC che per RSA
- Numero di serie univoco del dispositivo a 128 bit per l'identificazione (UUID)
- Supporto per casi d'uso sicuri
- Secure Boot
- Conservazione delle chiavi nella regione di avvio sicuro IRT/immutabile per la realizzazione
- Secure Boot
- Aggiornamento firmware sicuro
- Debug sicuro
- Protezione Flash
- Configurazione di fino a otto regioni di protezione Flash su intervalli di indirizzi Flash
- Le regioni possono essere configurate come
- Radice di fiducia immutabile (IRT)
- Regione OTP
- Una combinazione di protezioni R/W/X
- Le regioni possono essere:
- Richiamate in modo permanente
- Bloccate fino al ripristino del dispositivo
- Abilitate/disabilitate durante l'esecuzione del codice
- Le regioni di protezione flash possono applicarsi alla partizione attiva, alla partizione inattiva o a entrambe
- Modulo acceleratore crittografico (CAM)
- AES-128, AES-192 e AES-256 (completamente conforme alla norma NIST FIPS 197)
- Modalità ECB, CBC, CFB, OFB, CTR, GCM, CCM, XTS, CMAC
- AES-128, AES-192 e AES-256 (completamente conforme alla norma NIST FIPS 197)
- HASH/MAC
- SHA3-224, SHA3-256, SHA3-384, SHA3-512, SHAKE128 e capacità SHAKE256
- Capacità SHA-1, SHA-256, SHA-224, SHA-384 e SHA-512
- Crittografia a chiave pubblica con RSA, DSA ed ECC
- RSA con/senza Teorema del Resto Cinese (CRT) e lunghezza della chiave fino a 4096 bit
- Campo primo P-192, P-224, P-256, P-384, P-521
- Campo binario K-163, K-233, K-283, K-409, K-571
- Campo binario B-163, B-233, B-283, B-409, B-571
- Curva ellittica P-224, P-256, P-384 e P-521 – firma/verifica ECDSA
- Supporto DSA per una lunghezza della chiave fino a 2048 bit
- Supporto ECDH per le curve P256 e P224
- Supporto ECDSA per SECP256K1 (curva bitcoin/blockchain)
- Supporto per curve ellittiche Brainpool a 256 bit – ECDSA, ECDH
- Accordo chiave Elliptic curve Diffie-Hellman (ECDH/ECDHE)
- RSA con/senza Teorema del Resto Cinese (CRT) e lunghezza della chiave fino a 4096 bit
- Generatore di numeri casuali veri (TRNG) conforme a NIST-800-22 e NIST-800-90B
- Flash OTP con inibizione della scrittura ICSP
- PWM ad alta risoluzione
- Generatori PWM multipli con quattro coppie di generatori (otto uscite), con risoluzione di posizionamento bordo fine (FEP) fino a 78 ps
- Tempo morto per bordi in salita e in discesa
- La compensazione del tempo morto supporta il funzionamento a velocità inferiore
- Taglio del clock per funzionamento ad alta frequenza
- Supporto PWM per
- BLDC, PMSM, ACIM, SRM e motori passo-passo
- Applicazioni di alimentazione a tempo di accensione costante, isteresi, modalità burst
- Ingressi limite di corrente e guasto
- Configurazione flessibile del trigger per l'attivazione dell'ADC
- Convertitori analogico-digitali ad alta velocità
- Tre adc a conversione SAR con risoluzione di 12 bit
- Velocità di conversione fino a 40Msps per adc
- Fino a 14 pin di ingresso analogici
- Capacità di campionamento a 16 bit
- Sedici canali di impostazione, dove ogni canale può
- essere assegnato a qualsiasi ingresso analogico (pin I/O o segnale interno),
- essere impostato su un tempo di campionamento diverso e
- può essere configurato come single-ended o differenziale
- Il risultato della conversione può essere formattato come senza segno o con segno
- Il risultato della conversione può essere allineato a sinistra (formato frazionario)
- Dispone di un registro dei risultati di conversione a 32 bit separato
- Supporta quattro modalità di campionamento
- Sovrascampionamento di più campioni
- Integrazione di più campioni
- Finestra (più campioni accumulati quando il segnale di gate è attivo)
- Conversione singola
- Tutti i canali dispongono di un comparatore digitale per rilevare le soglie configurabili
- Gli ultimi tre canali di impostazione dispongono del secondo accumulatore dei risultati per implementare filtri di secondo ordine
- Periferiche
- Tre moduli SPI 4-wire (fino a 50 Mbps)
- FIFO da 32 byte
- Larghezza dei dati variabile
- Modalità I2S
- Interfacce audio digitale multicanale (I2S)
- Tre ADC con risoluzione a 16 bit e frequenza audio di 156kSPS
- Streaming audio in tempo reale abilitato DMA (otto canali DMA disponibili)
- Compatibile con TDM4/8/16/32 utilizzando la modalità SPI strutturata con periferica DMA
- DSP audio per elaborazione vocale e acustica
- Due moduli I2C con mascheratura degli indirizzi e supporto IPMI
- Un modulo I3C con modalità di controller primario e secondario e capacità di destinazione I3C I2C
- Quattro protocolli UART con FIFO RX/TX a 8 caratteri e supporto per la gestione automatizzata di
- LIN 2,2
- DMX
- Scheda intelligente (ISO 7816)
- IrDA®
- Due moduli SENT
- Tre moduli temporizzatore/contatore dedicati a 32 bit
- Moduli di cattura/confronto/PWM/temporizzatore in uscita
- Un MCCP
- Quattro SCCP
- Configurazione flessibile tramite PWM, acquisizione ingresso, confronto uscita o timer.
- Due timer a 16 bit o un temporizzatore a 32 bit in ciascun modulo
- Modulo hardware a 8 canali con accesso diretto alla memoria (DMA).
- Un modulo di interfaccia per codificatore quadratico (QEI) con quattro ingressi (Fase A, Fase B, Home e Index)
- Interfaccia per codificatore seriale BiSS con supporto per un massimo di quattro codificatori client
- Quattro celle logiche configurabili (CLC) con connessioni interne a periferiche selezionate e PPS
- Generatore di trigger periferico (PTG)
- 16 possibili fonti di trigger per altri moduli periferici
- Sequencer delle istruzioni basato su macchina a stati indipendente dalla CPU
- Modulo CAN FD integrato
- Modulo controller touch integrato (ITC)
- Rilevamento capacitivo avanzato, pulsanti touch, cursori e ruote
- Fino a 24 canali di autocapacità e fino a 72 canali di capacità reciproca
- Un modulo convertitore Resolver-to-Digital (RDC)
- Tre moduli SPI 4-wire (fino a 50 Mbps)
- Controller
- Corrente elevata I/O sink/sorgente
- Resistori di pull-up e pull-down deboli programmabili
- Uscite open-drain programmabili
- Interruzione della notifica di cambio di bordo o di livello sui pin di I/O
- Pin riconfigurabili Peripheral Pin Select (PPS) per ridurre la complessità del layout della scheda
- Vettori di interruzione multipli con priorità programmabile individuale
- Cinque pin di interrupt esterni
- Opzioni di oscillatore selezionabili, tra cui
- Oscillatore RC veloce interno (FRC) a 8 MHz, 1% da 0 ºC a 85 ºC
- Oscillatore rapido RC di backup (BFRC) interno a 8 MHz, 2% con uscita divisa a 32 kHz
- Oscillatore a cristallo ad alta velocità o clock esterno
- Due PLL a 1,6 GHz, che possono essere sincronizzati dall'FRC o da un oscillatore al cristallo
- Uscita di clock di riferimento (REFO)
- Modalità di gestione a bassa potenza (sleep e idle)
- Ripristino all'accensione e ripristino per mancanza di tensione
- Regolatore di tensione Buck a bordo da 1,1 V per l'alimentazione della tensione del nucleo
- Analogico
- Fino a cinque comparatori analogici da 5 nS con DAC PDM a 12 bit
- Multiplazione dell'ingresso
- Compensazione della pendenza
- Fino a due buffer di uscita DAC
- Tre amplificatori operazionali rail-to-rail da 100 MHz con
- Velocità di risposta di 40 V/μS
- Offset di 1 mV (tip.) con funzionalità di calibrazione
- Uscita VREF/2 disponibile per la polarizzazione dell'ingresso dell'amplificatore operazionale
- Quattro sorgenti di corrente costante 10 µA, quattro sorgenti di corrente programmabile
- Controller touch integrato
- Indipendente dalla capacità di elaborazione dell'ADC
- Supporto per modalità di contatto CVD reciproco e individuale
- Da 11 a 24 ingressi ADC RX di contatto
- Da 9 a 15 uscite TX di contatto
- Fino a cinque comparatori analogici da 5 nS con DAC PDM a 12 bit
- Sicurezza
- Temporizzatore di supervisione con finestra (WDT)
- Temporizzatore Deadman (DMT)
- Otto monitor di integrità I/O (IOIM)
- Monitor di clock a sicurezza intrinseca (FSCM) con commutazione automatico alla sorgente di clock di backup, dotato di soglie di sovra/sottofrequenza programmabili
- Codice di correzione degli errori flash (ECC)
- Codice di correzione degli errori RAM (ECC)
- Autotest integrato nella Memoria RAM (MBIST)
- Modulo di controllo di ridondanza ciclica (CRC) a 32 bit
- Intero Flash OTP con inibizione della scrittura ICSP
- Regolatori di tensione interni
- Pin PPS virtuali per ridondanza e monitoraggio
- Diodo sensore di temperatura
- Monitoraggio della tensione del nucleo con iniezione di guasto configurabile
- Sicurezza funzionale
- Destinatari
- ISO 26262 ASIL B
- IEC 61508 SIL 2
- Classe B secondo la norma IEC 60730
- Sviluppo di dispositivi conformi ISO 26262 e IEC 61508
- Destinatari
Applicazioni
- Correzione del fattore di potenza - PFC
- PFC intercalato, PFC a totem
- PFC a conduzione critica
- PFC multilivello con condensatore volante
- Convertitori CC-CC
- Buck, Boost, Forward, flyback push-pull
- Mezzo/intero ponte
- A ponte completo con sfasamento
- Convertitori risonanti
- CC-CA
- Inverter a mezzo ponte/ponte intero
- Inverter risonante
- Controllo del motore
- BLDC
- PMSM
- SR
- ACIM
- Interfacciamento sensore avanzato
- Controllo integrato ad alte prestazioni
- Elaborazione ed acquisizione dei dati ad alta velocità
- Progetti critici per la sicurezza
- Illuminazione digitale
Diagramma a blocchi
Controller di segnale digitale correlati
Microchip Technology Controller di segnale digitale (DSC) dsPIC33AK
Progettati per applicazioni ad alte prestazioni e di controllo in tempo reale.
Strumenti di sviluppo
Microchip Technology Kit di valutazione Curiosity Nano EV17P63A
Una scheda conveniente che facilita la valutazione e l'adozione dei DSC dsPIC33A a 32 bit.
Microchip Technology DIM dsPIC33AK256MPS306 per uso generico (EV02E57A)
Dimostra le capacità della famiglia di controller di segnale digitale dsPIC33AK256MPS306.
Microchip Technology DIM per controllo del motore dsPIC33AK256MPS306 (EV22K90A)
Utilizzato per valutare l'intera famiglia di DSC dsPIC33AK256MPS306 per applicazioni di controllo del motore.
Microchip Technology PIM digitale dsPIC33AK512MPS506
Presenta le caratteristiche del controller di segnale digitale dsPIC33AK512MPS506.
Microchip Technology Programmatore/Debugger integrato nel circuito MPLAB® PICkit™ 5
Consente la prototipazione rapida e la programmazione portatile e pronta per la produzione di tutti i componenti Microchip.
Microchip Technology Debugger di base PICkit™ MPLAB®
Ideale per progetti che non richiedono la programmazione ad alto voltaggio o funzionalità di debug avanzate.
Microchip Technology Kit di avvio per l'alimentazione digitale dsPIC33A 4
Kit per l'alimentazione digitale con stadi buck e boost, carichi integrati, funzioni di programmazione e debug.
View Results ( 4 ) Page
| Codice prodotto | Scheda dati | Package/involucro | Tipo di interfaccia | Numero di timer/contatori |
|---|---|---|---|---|
| dsPIC33AK256MPS306-E/M7 |  |
VQFN-64 | I2C, CAN, SPI, UART | 3 x 32 bit |
| dsPIC33AK256MPS306-I/PT | |
TQFP-64 | I2C, CAN, SPI, UART | 3 x 32 bit |
| dsPIC33AK256MPS306-I/M7 | |
VQFN-64 | I2C, SPI | 3 Timer |
| dsPIC33AK256MPS306-E/PT | |
TQFP-64 | I2C, CAN, SPI, UART | 3 x 32 bit |
Pubblicato: 2026-07-07
| Aggiornato: 2026-09-03