
Microchip Technology Microcontroller a 32 Bit ATSAM4C32
Il Microcontroller (MCU) a 32 Bit ATSAM4C32 di Microchip Technology è una soluzione System-on-Chip (SoC) per applicazioni di energia intelligente costruita su due processori RISC Arm® Cortex®-M4 ad alte prestazioni. L'ATSAM4C32 opera a una velocità massima di 120 MHz e presenta 2 MByte di memoria Flash integrata, 384 KByte di SRAM e una cache su chip per ogni nucleo. La doppia architettura Arm Cortex-M4 consente di integrare uno strato di applicazione, livelli di comunicazione e funzioni di sicurezza in un unico dispositivo, con la possibilità di estendere la memoria di programmazione e dati tramite un'interfaccia bus esterna a 16 bit.Il set di periferiche dell'MCU ATSAM4C32 include un motore crittografico avanzato, anti-manomissione, unità a virgola mobile (FPU), una porta host/dispositivo USB a piena velocità, cinque USART, due UART, due TWI e fino a sette SPI. Il dispositivo include anche un timer PWM, due timer a 16 bit per uso generico a 3 canali, RTC a bassa potenza calibrato operante sul dominio di backup fino a 0,5 µA e un controller LCD segmentato 50 x 6.
La serie SAM4C è una piattaforma scalabile che offre, oltre al microcontroller standard SAM4 di Microchip, costi, prestazioni e flessibilità senza precedenti per i progettisti di contatori intelligenti in tutto il mondo.
Caratteristiche
- Nucleo applicazione/master
- ARM Cortex-M4 operante fino a 120 MHz
- Unità di protezione della memoria (MPU)
- Istruzioni DSP
- Set di istruzioni Thumb®-2
- Controller di istruzioni e cache dati con memoria cache da 2 Kbyte
- Memorie
- Fino a 2 MByte di Flash integrata per codice di programma (bus I-Code) e dati di programma (bus D-Code) con ECC integrato (rilevamento degli errori a 2 bit e correzione a 1 bit per 128 bit)
- Fino a 256 Kbyte di SRAM integrata (SRAM0) per i dati di programma (bus di sistema)
- 8 Kbyte di ROM con routine bootloader integrate (UART) e routine di programmazione nell'applicazione (IAP)
- Coprocessore (offre la possibilità di separare le funzioni di applicazione, comunicazione o metrologia)
- Arm Cortex-M4F operante fino a 120 MHz
- Unità a virgola mobile (FPU) a singola precisione singola, conforme a IEEE® 754
- Istruzioni DSP
- Set di istruzioni Thumb-2
- Controller di istruzioni e cache dati con 2 Kbyte di memoria cache
- Memorie
- Fino a 32 Kbyte di SRAM integrata (SRAM1) per codice di programma (bus I-Code) e dati di programma (bus D-Code e bus di sistema)
- Fino a 16 Kbyte di SRAM integrata (SRAM2) per i dati del programma (bus di sistema)
- Architettura simmetrica/asincrona a doppio nucleo
- Comunicazione interprocessore basata su interrupt
- Clock asincrono
- Un controller di interrupt (NVIC) per ogni nucleo
- Ogni periferica IRQ è indirizzata a ciascun ingresso NVIC
- Controller di sistema condiviso
- Alimentazione
- Nucleo incorporato e regolatore di tensione LCD per il funzionamento a singola alimentazione
- Reset all'accensione (POR), rilevatore di cali di tensione (BOD) e doppio watchdog per un funzionamento sicuro
- Modalità di backup a potenza ultra-bassa (<5 µA tipica a 25°C)
- Clock
- Oscillatore da 3 MHz a 20 MHz che supporta cristalli, risonatori in ceramica o clock esterno; è supportato anche il rilevamento dei guasti di clock
- Oscillatore da 768 kHz a potenza ultra-bassa che supporta cristalli o segnale di clock esterno e il monitoraggio della frequenza
- Oscillatore RC interno ad alta precisione da 4/8/12 MHz, tarato in fabbrica, con possibilità di regolazione on-the-fly
- Un PLL ad alta frequenza fino a 240 MHz, un PLL a 8 MHz con ingresso interno a 32 kHz, come sorgente per il PLL ad alta frequenza
- Oscillatore RC interno a clock lento e a bassa potenza come clock permanente
- RTC a potenza ultrabassa concalendario gregoriano e persiano ,generazione di forme d'onda in modalità di backup e circuiti di calibrazione clock per circuiti di compensazione della frequenza di cristallo da 768 kHz
- Fino a 23 canali DMA (PDC) periferici
- Alimentazione
- Crittografia
- AES ad alte prestazioni da 128 a 256 con varie modalità (GCM, CBC, ECB, CFB, CBC-MAC, CTR)
- TRNG (fino a 38 Mbit/s di corrente, con test Diehard e FIPS)
- Acceleratore di criptovalute con chiave pubblica e libreria ROM associata per RSA, ECC, DSA, ECDSA
- Modulo di verifica dell'integrità (ICM) basato sull'algoritmo Hash sicuro (SHA1, SHA224, SHA256), assistito da DMA
- Sicurezza
- Fino a quattro I/O fisici anti-manomissione con marcatura temporale e cancellazione immediata dei registri di backup generali
- Bit di sicurezza per la protezione del dispositivo dagli accessi JTAG
- Periferiche condivise
- Un controller LCD segmentato a bassa potenza
- Capacità di visualizzazione di 50 segmenti e 6 terminali comuni
- Tensione di uscita LCD selezionabile tramite software (Contrast)
- Consumo di corrente ridotto in modalità a bassa potenza
- Può essere utilizzato in modalità di backup
- Fino a cinque USART con ISO7816, IrDA®, RS-485, SPI e modalità Manchester
- Due UART a 2 fili con un UART (UART1) che supporta il ricetrasmettitore ottico fornendo una comunicazione seriale elettricamente isolata con le apparecchiature portatili, come i calibratori, in conformità con le norme ANSI-C12.18 o IEC62056-21
- Host e Device Port USB a piena velocità (disponibile solo per SAM4C32E in un package a 144 pin)
- Fino a due interfacce a due fili Master/Slave e Multi-Master a 400 kHz (compatibile con I2C)
- Fino a sette interfacce periferiche seriali (SPI)
- Due Timer/Contatori a 16 bit a 3 canali con modalità di acquisizione, forma d'onda, confronto e PWM
- Logica decodificatore di quadratura e contatore grigio up/down a 2 bit per motore passo-passo
- Modulatore di ampiezza dell'impulso a 4 canali a 16 bit
- Timer in tempo reale a 32 bit
- Un controller LCD segmentato a bassa potenza
- Blocco analogico di conversione
- ADC SAR a 10 bit a 8 canali, 500 kS/s, bassa potenza con Digital Averager che fornisce una risoluzione a 12 bit a 30 ks/s
- Riferimento su chip controllato da software da 6 V a 3,4 V
- Sensore di temperatura e canale di misurazione della tensione della batteria di riserva
- Debug
- Implementazione della porta di accesso al debug AHB-AP con topologia a stella con SW-DP / SWJ-DP comune che offre prestazioni superiori rispetto alla topologia daisy chain
- Sincronizzazione del debug tra entrambi i nuclei (attivazione incrociata a/da ciascun nucleo per modalità di interruzione e funzionamento)
- I/O
- Fino a 106 linee I/O con capacità di interruzione esterna (sensibilità di livello o bordo), trigger di Schmitt, pull-up/pull-down interno, antirimbalzo, filtraggio glitch e terminazione del resistore in serie su matrice
- Package
- LQFP-100 14 mm x 14 mm; passo di 0,5 mm
- TQFP-100 14 mm x 14 mm; passo di 0,5 mm
- TQFP-144 20 mm x 20 mm; passo di 0,5 mm
Applicazioni
- Apparecchiature per reti domestiche
- Gateway energetici
- Concentratori di dati
- Contatori intelligenti
Schema a blocchi

Pubblicato: 2021-11-15
| Aggiornato: 2022-03-11