Infineon Technologies HyperRAM dell'interfaccia S70KL1282 e S70KL1283
Le HyperRAM con interfaccia S70KL1282 e S70KL1283 di Infineon Technologies sono DRAM CMOS ad alta velocità e ad aggiornamento automatico con interfacce HYPERBUS™. La matrice DRAM utilizza celle dinamiche che richiedono un aggiornamento periodico. La logica di controllo Refresh all'interno del dispositivo gestisce le operazioni di aggiornamento sulla matrice DRAM quando la memoria non viene letta o scritta attivamente dall'interfaccia master (host) HyperBus. Poiché l'host non è necessario per gestire le operazioni di aggiornamento, all'host la matrice DRAM appare come un utilizzo da parte della memoria di celle statiche che conservano i dati senza aggiornarli. La memoria è descritta con maggiore precisione come RAM pseudo-statica (PSRAM).
Caratteristiche
- Interfaccia
- Interfaccia HYPERBUS
- Supporto interfaccia 1,8 V/3,0 V
- Clock a terminazione singola (CK) con 11 segnali bus
- Clock differenziale opzionale (CK, CK#) con 12 segnali bus
- Selezione chip (CS#)
- Bus dei dati a 8 bit (DQ[7:0])
- Ripristino hardware (RESET#)
- Dati di lettura-scrittura bidirezionali strobe (RWDS)
- Uscita all'inizio di tutte le transazioni per indicare la latenza di aggiornamento
- Uscita durante la lettura delle transazioni come dati di lettura strobe
- Inserimento durante le transazioni di scrittura come maschera dati di scrittura
- DDR opzionale centro-allineamento di lettura strobe (DCAR)
- Durante la lettura delle transazioni, RWDS è sfasato da un secondo clock, spostato di fase da CK
- Il clock a variazione di fase è utilizzato per spostare il bordo di transizione RWDS all'interno dell'occhio di lettura dei dati
- Prestazioni, potenza e package
-
- Velocità di clock massima di 200 MHz
- DDR: trasferisce dati su entrambi i bordi del clock
- Throughput dati fino a 400 Mbps (3.200 Mbps)
- Caratteristiche di survoltore configurabili
- Survoltore lineare
- Lunghezza survoltore avvolta
- 16 byte (8 clock)
- 32 byte (16 clock)
- 64 byte (32 clock)
- 128 byte (64 clock)
- Opzione ibrida: un survoltore avvolto seguito da un survoltore lineare su 64 Mb. Il survoltore lineare attraverso il confine della matrice non è supportato.
- Forza di azionamento di uscita configurabile
- Modalità di potenza
- Modalità di sospensione ibrida
- Spegnimento profondo
- Aggiornamento matrice
- Matrice di memoria parziale (1/8, 1/4, 1/2 e così via)
- Completo
- Package
- FBGA a 24 sfere
-
- Industriale (I): da -40 °C a +85 °C
- Industriale Plus (V) da –40 °C a +105 °C
- Settore automobilistico, AEC-Q100 classe 3 Intervallo delle temperature di funzionamento da -40 °C a +85 °C
- Settore automobilistico, AEC-Q100 classe 2 da -40 °C a +105 °C
- Caratteristiche di survoltore configurabili
-
Schema a blocchi
Pubblicato: 2021-05-11
| Aggiornato: 2023-09-04