Diodes Incorporated Interruttore di pacchetto PCIe® 3.0 PI7C9X3G1224GP
Il commutatore di pacchetti PCIe® 3.0 PI7C9X3G1224GP di Diodes Incorporated è un dispositivo ad alte prestazioni a 12 porte e 24 lane, ideale per l'edge computing, l'archiviazione dei dati e le infrastrutture di comunicazione. Il PI7C9X3G1224GP può anche essere integrato in adattatori bus host (HBA), controller industriali e router di rete. L'interruttore switch offre una bassa latenza di inoltro dei pacchetti inferiore a 150 ns (tipica) e supporta 24 linee di serializzatori/deserializzatori Gen3 (SerDes) in configurazioni flessibili da 3 a 12 porte.< l'architettura="" offre="" configurazioni="" di="" porta="" flessibili="" grazie="" all'assegnazione="" di="" larghezze="" di="" corsia="" variabili="" per="" ciascuna="" porta.="" per="" gli="" utilizzi="" fan-out,="" una="" porta="" può="" essere="" configurata="" a="" monte="" e="" collegata="" a="" più="" porte="" a="" valle.="" gli="" interruttori="" di="" pacchetto="" pcie®="" 3.0="" pi7c9x3g1632gp="" di="" diodes="" incorporated="" sono="" disponibili="" in="" un="" formato="" bga="" flip-chip="" a="" 324="" pin.="">
Caratteristiche
- Il buffer di clock PCIe 3.0 integrato fornisce flessibilità di progettazione e riduzione dei costi complessivi
- Bassa latenza di inoltro dei pacchetti per prestazioni elevate per la trasmissione dei dati
- Supporta applicazioni multi-host
- Alta affidabilità – segnalazione avanzata degli errori, meccanismo di gestione degli errori, protezione dei dati end-to-end, hot-plug e rimozione imprevista.
- Strumenti software diagnostici per il debug e lo sviluppo di progetti
Applicazioni
- IA / deep learning
- NAS / Archiviazione
- Server Data center
- Sistemi integrati
- Schede HBA / combinate
- Sistemi di failover
- Sorveglianza / sicurezza
- Reti / interruttori
- 5 G / comunicazione cablata
- Stampanti / periferiche
Specifiche
- Configurazioni di porte e corsie per switch di pacchetti PCI Express Gen3 a 12 porte/24 corsie
- Numero di porta a monte configurabile fino a 2
- Larghezze della via a monte configurabili di x1, x2, x4 o x8
- Numero di porta a valle configurabile fino a 11
- Larghezze delle vie a valle configurabili di x1, x2, x4 o x8
- Gestione clock di riferimento
- Buffer di clock PCIe Gen3 integrato per tutte le porte a valle
- Supporta 3 strutture di clock di riferimento (comune, SRN e SRIS)
- Gestisce l’isolamento SSC fino a 3 porte
- Fornisce 2 modalità di applicazione clock (base e CDSR)
- Gestione dell'alimentazione
- Supporta 7 stati di alimentazione (P0 / P0s / P1 / P1.1 / P1.2 / P2 / P1.2PG)
- Schema di gestione dell’energia di avvio – porte hot-plug “vuote” collocate in stato P2
- Schema di gestione dell’energia continuo – supporta il sub-stato ASPM L1 (P1.1/P1.2)
- Strati PHY e MAC
- Impostazioni iniziali PHY opzionalmente programmabili tramite JTAG EEPROM e SMBus/I2C
- Equalizzatore lineare a tempo continuo adattivo ed equalizzatore di feedback decisionale a 5 tap per RX
- Equalizzazione TX a 3 tap adattativa e programmabile
- Inversione di polarità RX e inversione di corsia
- Livello Data Link
- Timer di latenza ACK programmabile per rispondere all’ACK in base alle condizioni di traffico
- Credito di controllo del flusso configurabile per bilanciare l’utilizzo della larghezza di banda e l’utilizzo del buffer
- Livello transazione
- Opzioni di inoltro dei pacchetti, inclusi cut-through e store e forward
- Supporta fino a 512 byte di dimensione di carico utile massimo
- Bassa latenza di inoltro del pacchetto < 150="" ns="" (caso="">
- Servizio di controllo degli accessi (ACS) per traffico peer-to-peer
- Pacchetto di traduzione indirizzo (AT) per applicazione SR-IOV
- Supporta il funzionamento atomico
- Supporto multicast
- Offre visibilità alle prestazioni per tipi di pacchetti in ingresso/uscita e numero dei pacchetti
- Applicazione Multi-Host
- Supporta fino a 3 porte cross-domain end-point (CDEP) per comunicazioni host-to-host
- Supporta il failover utilizzando la porta CDEP
- Fornisce fino a 8 canali DMA fisici o 16 canali virtuali, consentendo comunicazioni tra host e EPs
- Interruttore biforcato con fino a 2 singoli interruttori di pacchetto per consentire a 2 host di operare in modo indipendente
- Affidabilità, disponibilità e riparabilità
- Segnalazione avanzata e potenziata degli errori
- Protezione dei dati end-to-end con ECC
- Meccanismo di gestione degli errori
- Supporta la rimozione a caldo imprevista ("Surprise Hot Removal")
- Supporta il contenimento delle porte a valle (DPC)
- Supporta hot plug per la porta a monte e a valle
- Fornisce tipi hot plug seriali e paralleli
- Supporta la gestione LED
- Sensore termico per la segnalazione immediata della temperatura di funzionamento
- Supporta l'interfaccia JTAG IEEE 1149,1 e 1149,6
- Strumenti diagnostici avanzati
- PHY Eye™
- MAC Viewer™ (compresa LA integrata)
- PCIBUDDY™
- Test loopback PRBS on-the-fly
- Test del modello di conformità on-the-fly
- Interfaccia di gestione banda laterale
- I2C/SMBUS/JTAG
- EEPROM SPI
- Conformità Standard
- Revisione delle specifiche PCI Express Base 3.1
- Revisione delle specifiche PCI Express CEM 3.0
- Specifiche dell'interfaccia di alimentazione di configurazione avanzata (ACPI)
- Bus di gestione del sistema (SM), versione 2,0
- Alimentazione e package
- Guide di alimentazione 0,95 V e 1,8 V
- Consumo energetico 5,33 W
- Senza piombo e conformi a RoHS
- Dispositivo verde privo di alogeni e antimonio
- Formato del package BGA flip-chip a 324 pin
- dimensioni 19 mm x 19 mm
- Intervallo di temperatura di funzionamento ambiente da -40 °C a +85 °C
Scheda di valutazione
Diodes Incorporated Scheda di valutazione PI7C9X3G0000GPEVB
Progettato per valutare i CI di commutazione PCI Express GEN 3 della serie PI7C9X3G0000GP.
Pubblicato: 2022-11-29
| Aggiornato: 2025-10-10