Diodes Incorporated Buffer di clock conformi a PI6CB33x Gen 4/5
I buffer di clock Diodes Incorporated conformi PI6CB33x Gen 4/5 offrono una soluzione di clock ideale per data center, server, archiviazione e applicazioni di rete che utilizzano l’interfaccia PCIe. La serie PI6CB33x di buffer di clock comprende dispositivi a 2-output, 4-output, 6-output, 8-output e 20-output. I buffer di clock PI6CB33x supportano le uscite HCSL (Current Steering Logic ad alta velocità) con terminazioni su chip per pilotare 85 o 100 linee di trasmissione. La terminazione su chip elimina la necessità di resistori esterni, semplifica il layout della PCB e riduce il costo dei materiali (DiBa). I buffer di clock PI6CB33x forniscono anche pin di abilitazione all'uscita (OE) per ogni uscita, garantendo una gestione dell'energia più semplice.I buffer PI6CB33x utilizzano un design PLL proprietario per ottenere un jitter molto basso che soddisfa i requisiti PCIe Gen1/Gen2/Gen3/Gen4/Gen5. Questi dispositivi supportano anche le applicazioni ethernet con 50 MHz, 125 MHz e 133,33 MHz tramite SMBus. Offrendo una velocità di risposta programmabile e un’ampiezza di uscita per ogni uscita, i buffer di clock PI6CB33x offrono flessibilità per una facile progettazione della scheda e prestazioni ottimali.
I buffer di clock PI6CB33x sono offerti in package compatti, senza piombo e conformi a RoHS TQFN (Thin Quad Flat No-Lead).
Caratteristiche
- Tensione di alimentazione 3,3 V
- Ingresso HCSL 100 MHz
- Uscite HCSL a bassa potenza differenziali 2, 4, 6, 8 o 20 con terminazione su chip
- Supporta 50 MHz, 125 MHz o 133,33 MHz tramite SMBus
- Impedenza di uscita: 85 Ω o 100 Ω
- Tolleranza dello spettro esteso
- Abilitazione uscita singola (OE)
- Velocità di risposta programmabile e ampiezza di uscita per ogni uscita
- Le uscite differenziali sono bloccate fino a quando il PLL non è bloccato
- Pin a strappo o SMBus per la configurazione
- Sfasamento uscita-uscita differenziale < 50 ps
- Intervallo temperatura di funzionamento da -40 °C a +85 °C
- Uscite di jitter molto basse
- jitter ciclo-ciclo Differenziale < 50 ps
- Conforme a PCIe Gen1/Gen2/Gen3/Gen4/Gen5 CC
- Conforme a SRiS e SRnS PCIe Gen 2 e 3
- Opzioni package
- TQFN-24 (4 mm x 4 mm)
- TQFN-32 (5 mm x 5 mm)
- TQFN-40 (5 mm x 5 mm)
- TQFN-48 (6 mm x 6 mm)
- TQFN-72 (10 mm x 10 mm)
- Privo di piombo e conforme a RoHS
- Dispositivo “verde” privo di alogeni e di antimonio
Applicazioni
- Data center e server
- Soluzioni di archiviazione
- Sistemi di rete
- Switch e router
Scheda dati
- 2-Output
- 6-Output
- 20-Output
- 4-Output
- 8-Output
Circuito di prova HCSL a bassa potenza
LVDS di pilotaggio uscita differenziale
Pubblicato: 2020-02-10
| Aggiornato: 2024-07-25
