Analog Devices Inc. Circuiti a blocco di fase a N frazionario ADF4382x
Analog Devices ADF4382x Fractional-N Phased-Locked Loop (PLL) è un circuito PLL (Phase Locked Loop) frazionario N ad alte prestazioni e jitter ultra basso. È dotato di un oscillatore controllato in tensione (VCO) integrato, ideale per la generazione di oscillatori locali (LO) per applicazioni 5G o convertitori di dati. Il PLL ad alte prestazioni ha un fattore di merito di -239 dBc/Hz, un basso rumore 1/f e un'elevata frequenza PFD di 625 MHz in modalità intera, in grado di raggiungere un rumore in banda ultra basso e un jitter integrato. L'ADF4382x è in grado di generare frequenze in un intervallo di ottava fondamentale compreso tra 11,5 GHz e 21 GHz, eliminando la necessità di filtri subarmonici. I divisori di uscita per due e quattro sull'ADF4382x consentono di generare frequenze da 5,75 GHz a 10,5 GHz e da 2,875 GHz a 5,25 GHz, rispettivamente.
L'ADF4382A di Analog Devices allinea automaticamente la sua uscita al fronte di riferimento dell'ingresso per le applicazioni di clock di convertitori di dati multipli, includendo il divisore di uscita nell'anello di retroazione PLL. Per le applicazioni che richiedono un ritardo deterministico o una capacità di regolazione del ritardo, è disponibile un ritardo programmabile dal riferimento all'uscita con una risoluzione di < 1 ps. La corrispondenza del ritardo di riferimento all'uscita tra più dispositivi e in base alla temperatura consente un allineamento prevedibile e preciso del clock multichip e del riferimento di sistema (SYSREF). La semplicità dello schema a blocchi dell'ADF4382A facilita i tempi di sviluppo grazie alla mappa semplificata dei registri dell'interfaccia periferica seriale (SPI), all'allineamento ripetibile del clock del multichip e alla limitazione degli spurs di clock indesiderati grazie alla generazione di SYSREF fuori dal chip.
Caratteristiche
- Intervallo di frequenza di uscita principale da 11,5 GHz a 21 GHz
- Intervallo divisione per due della frequenza di uscita da 5,75 GHz a 10,5 GHz
- Intervallo divisione per quattro della frequenza di uscita da 2,875 GHz a 5,25 GHz
- Jitter RMS integrato a 20 GHz = 20 fs (larghezza di banda di integrazione: da 100 Hz a 100 MHz)
- Jitter RMS integrato a 20 GHz = 31 fs (metodo ADC SNR)
- Tempo di autocalibrazione del VCO < 100 μs
- Rumore di fase minimo di -156 dBc/Hz a 20 GHz
- Specifiche PLL
- Rumore di fondo di fase normalizzato in banda: -239 dBc/Hz
- Rumore di fondo di fase 1/f normalizzato: -287dBc/Hz
- Frequenza massima di ingresso del rilevatore di fase/frequenza 625 MHz
- Frequenza di ingresso di riferimento 4,5 GHz
- Spurie tipiche fPFD -90dBc
- Riferimento alle specifiche del ritardo di uscita
- Coefficiente di temperatura del ritardo di propagazione 0,06 ps/°C
- Dimensione del passo di regolazione di < 1 ps
- Allineamento di fase di uscita multichip
- Alimentatori 3,3 V e 5 V
- Supporto dello strumento di progettazione del filtro ad anello ADIsimPLL™
- 7 mm × 7 mm, 48 terminali LGA
- Temperatura di esercizio da -40°C a +105 °C
Applicazioni
- Clock del convertitore di dati ad alte prestazioni
- Infrastruttura wireless (MC-GSM, 5G, 6G)
- Prova e misurazione
Diagramma a blocchi funzionale
Strumento di sviluppo correlato
Analog Devices Inc. Scheda di valutazione EV-ADF4382A
Progettata per valutare e dimostrare il sintetizzatore di frequenza ADF4382A con VCO integrato.