Analog Devices Inc. ADC quadruplo a 12 Bit 4GSPS AD9209
Il convertitore da analogico a digitale (ADC) quadruplo a 12 Bit 4GSPS AD9209 di Analog Devices Inc. ha un buffer a banda larga su chip con protezione da sovraccarico. Questo dispositivo supporta applicazioni in grado di campionare direttamente segnali a banda larga fino a 8 GHz. È disponibile un sintetizzatore di clock PLL (circuito ad aggancio di fase) a basso rumore su chip per generare il clock di campionamento ADC. Questa caratteristica semplifica la distribuzione della scheda a circuito stampato (PCB) del segnale di clock ad alta frequenza. È disponibile un buffer di uscita clock per trasmettere il clock di campionamento ADC ad altri dispositivi.
I nuclei ADC quadrupli AD9209 hanno tassi di errore di codice (CER) migliori di uno × 10−20. La bassa latenza, il monitoraggio digitale e il rilevamento rapido sono disponibili per scopi AGC. Un filtro flessibile di risposta a impulsi finiti programmabile 192-tap (PFIR) è disponibile per il filtraggio digitale e/o l'equalizzazione. I blocchi di ritardo frazionari e gli interi programmabili supportano la compensazione per errori di ritardo analogico.
Il blocco di elaborazione del segnale digitale (DSP) è composto da quattro DDC sottili e due convertitori digitali verso il basso (DDC) grossolani per coppia di ADC. Ogni ADC può operare con una o due fasi DDC principali supportando le applicazioni multi-banda. Le quattro fasi DDC sottili aggiuntive sono disponibili per supportare fino a quattro bande per ADC. Gli oscillatori a controllo numerico (NCO) a 48 bit associati a ciascun DDC supportano il salto di frequenza rapido (FFH) mantenendo al contempo la sincronizzazione con un massimo di 16 assegnazioni di frequenza uniche, selezionate tramite i pin di ingresso per uso generico e di interfaccia a porta seriale (SPI) o quelli di uscita (GPIOx).
AD9209 di Analog Devices Inc. supporta uno o due collegamenti JTx configurati per il funzionamento in sottoclasse JESD204B o JESD204C, il che consente diverse configurazioni di acquisizione dati per ciascun ADC. La sincronizzazione multi-dispositivo è supportata attraverso i pin di ingresso SYSREF±.
Caratteristiche
- Design flessibile e riconfigurabile della piattaforma comune
- Supporta banda singola, doppia e quadrupla
- I path dati e i blocchi DSP sono completamente bypassabili
- PLL su chip con sincronizzazione multichip
- Un'opzione di ingresso RF clock esterno per PLL off-chip
- Supporta frequenze di ingresso clock fino a 12 GHz
- Prestazioni CA ADC a 4 GSPS
- Tensione di ingresso differenziale: 1,4 Vp-p
- Densità di rumore: -151,5 dBFS/Hz
- HD2: -69 dBFS a 2,7 GHz (AIN a -1 dBFS)
- HD3: -76 dBFS a 2,7 GHz (AIN a -1 dBFS)
- Altro peggiore (esclusi HD2 e HD3): -79 dBFS a 2,7 GHz
- Caratteristiche digitali versatili
- Filtri di decimazione selezionabili
- DDC configurabili
- Otto DDC sottili e complessi e quattro DDC grossolani e complessi
- NCO a 48 bit per DCC
- Filtro PFIR 192-tap programmabile per la ricezione dell'equalizzazione
- Supporta quattro diverse impostazioni del profilo caricate tramite GPIO
- Ritardo programmabile per path di dati
- Assistenza AGC
- Rilevamento rapido con bassa latenza per un rapido controllo AGC
- Monitoraggio del segnale per controllo AGC lento
- Include pin di supporto AGC dedicati
- Frequenza di campionamento massima ADC fino a 4 GSPS
- Velocità dati massima fino a 4 GSPS con JESD204C
- Larghezza di banda di ingresso analogico: 8 GHz (-3 dB)
- Caratteristiche ausiliarie
- Salto di frequenza rapido con fase coerente
- Driver di clock ADC con rapporti di divisione selezionabili
- Un'unità di monitoraggio della temperatura su chip
- Pin GPIOx flessibili
- Interfaccia SERDES JESD204B/JESD204C, con otto corsie fino a 24,75 Gbps
- Otto corsie per ADC
- Otto corsie JESD204B/JESD204C Tx (JTx)
- Supporta dati digitali reali o complessi (8, 12, 16 o 24 bit)
- BGA a 324 sfere, 15 mm × 15 mm, con passo di 0,8 mm
Applicazioni
- Infrastruttura di comunicazioni wireless
- Microonde point-to-point, banda E e mm-wave 5G
- Sistemi di comunicazione a banda larga
- DOCSIS 3.1 e 4.0 CMTS
- Radar a matrice di fase e guerra elettronica
- Sistemi elettronici di test e di misurazione
Schema a blocchi funzionale
Strumento di sviluppo correlato
Analog Devices Inc. Schede di valutazione ADRV9026
Le schede radio ADRV9026-HB/PCBZ o ADRV9026-MB/PCBZ mostrano l'ADRV9026.