Infineon Technologies MCU per il settore automobilistico CYT3BB/CYT4BB TRAVEO™ T2G a 32 bit
Infineon Technologies CYT3BB/CYT4BB TRAVEO™ T2G 32-bit automotive MCU target settore automobilistico sistemi quali unità di controllo della carrozzeria di fascia alta. CYT3BB e CYT4BB sono dotati di una o due CPU Arm® Cortex®-M7 per l'elaborazione principale e di una CPU Arm Cortex-M0+ per l'elaborazione periferica e di sicurezza. Questi dispositivi contengono periferiche integrate che supportano una rete controller area Network con velocità dati flessibile (CAN FD), una rete di interconnessione locale (LIN) ed ethernet. I dispositivi TRAVEO™ T2G sono prodotti con un processo avanzato di 40 nm. CYT3BB/4BB incorpora una memoria flash a bassa potenza e molteplici periferiche analogiche e digitali ad alte prestazioni. I token basso consumo energetico Infineon Technologies CYT3BB e CYT4BB TRAVEO T2G a 32 bit automotive MCU consentono la creazione di un token di elaborazione sicuro sulla piattaforma.Caratteristiche
- Sottosistema CPU:
- 1x o 2x CPU Arm Cortex-M7 a 32 bit 250 MHz (massimo), ciascuno con
- Moltiplicatore a ciclo singolo
- Unità a virgola mobile a singola/doppia precisione (FPU)
- Unità di protezione della memoria (MPU)
- Cache dati da 16 KB, cache istruzioni da 16 KB
- Memorie accoppiate strettamente (TCM) da 16 KB per le istruzioni e 16 KB per i dati
- CPU Arm Cortex M0+ 100 MHz (massimo) a 32 bit con
- Moltiplicatore a ciclo singolo
- Unità di protezione della memoria
- Comunicazione tra processori nell'hardware
- 3 controller DMA
- Controller DMA periferico #0 (P-DMA0) con 100x canali
- Controller DMA periferico #1 (P-DMA1) con 58 canali
- Controller DMA di memoria #0 (M-DMA0) con 8 canali
- 1x o 2x CPU Arm Cortex-M7 a 32 bit 250 MHz (massimo), ciascuno con
- Memorie integrate
- 4.160 KB di codice-flash con ulteriori 256 KB di work-flash
- La funzione Read-While-Write (RWW) consente di aggiornare la memoria flash del codice/lavoro mentre si esegue il codice da essa.
- Modalità single-bank e dual-bank (specificamente per l'aggiornamento del Firmware Over The Air [FOTA])
- Programmazione Flash tramite l'interfaccia SWD/JTAG
- 768 KB di SRAM con granularità di conservazione selezionabile
- 4.160 KB di codice-flash con ulteriori 256 KB di work-flash
- Motore di crittografia
- Supporta Enhanced Secure Hardware Extension (eSHE) e Hardware Security Module (HSM)
- Avvio e autenticazione sicuri
- Utilizzo della verifica della firma digitale
- Utilizzando un avvio protetto veloce
- AES: blocchi a 128 bit, tasti a 128/192/256 bit
- 3DES: blocchi a 64 bit, chiave a 64 bit
- Unità Vector che supporta la crittografia a chiave asimmetrico come Rivest-Shamir-Adleman (RSA) e Curva Ellittica (ECC)
- SHA-1/2/3: SHA-512, SHA-256 e SHA-160 con dati di ingresso di lunghezza variabile
- CRC: supporta CCITT CRC16 e IEEE-802.3 CRC32
- Generatore di numeri casuali effettivi (TRNG) e generatore di numeri pseudo-casuali (PRNG)
- Galois/Counter Mode (GCM)
- Sicurezza funzionale per ASIL-B
- Unità di protezione della memoria (MPU)
- Unità di protezione della memoria condivisa (SMPU)
- Unità di protezione periferica (PPU)
- Timer del watchdog (WDT)
- Temporizzatore di supervisione a multi-contatori (MCWDT)
- Rilevatore di bassa tensione (LVD)
- Rilevatore di cali di tensione (BOD)
- Rilevamento sovratensione (OVD)
- Supervisore di clock (CSV)
- Hardware correzione errore (SECDED ECC) su tutte le memorie critiche per la sicurezza (SRAM, flash, TCM).
- Funzionamento a bassa potenza da 2,7 V a 5,5 V
- Modalità attiva a bassa potenza, sleep, sleep a bassa potenza, deep sleep e modalità di ibernazione per una gestione dettagliata dell'alimentazione.
- Opzioni configurabili per un BOD robusto
- 2 livelli di soglia (2,7 V e 3,0 V) per BOD su VDDD e VDDA
- Livello di soglia 1x (1,1 V) per BOD su VCCD
- Supporto per la riattivazione
- Fino a 2 pin per riattivarsi dalla modalità di ibernazione
- Fino a 220 pin GPIO per ripristinarsi dalle modalità di sospensione
- Generatore di eventi, SCB, Temporizzatore di supervisione, allarmi RTC per riattivare dalle modalità DeepSleep
- Sorgenti di clock
- Oscillatore principale interno (IMO)
- Oscillatore interno a bassa velocità (ILO)
- Oscillatore al cristallo esterno (ECO)
- Oscillatore al cristallo per orologi (WCO)
- Anello ad aggancio di fase (PLL)
- Circuito a blocco di frequenza (FLL)
- Interfacce di comunicazione
- Fino a 8 canali CAN FD
- Aumento della velocità di trasmissione dati (fino a 8 Mbps) rispetto al classico CAN, limitato dalla topologia dello strato fisico e dai ricetrasmettitori.
- Conforme alla norma ISO 11898-1:2015
- Supporta tutti i requisiti della specifica Bosch CAN FD V1.0 per CAN FD non-ISO.
- Certificato ISO 16845:2015 disponibile
- Fino a 11 canali SCB (blocco di comunicazione seriale) runtime-riconfigurabili, ciascuno configurabile come I2C, SPI o UART
- Fino a 16 canali LIN indipendenti, protocollo LIN conforme a ISO 17987
- 1x interfacce Ethernet MAC da 10/100/1000 Mbit/s conformi a IEEE-802.3az
- Interfacce PHY supportate: Interfaccia indipendente dai media (MII) e Interfaccia indipendente dai media ridotta (RMII)
- Conforme alla norma IEEE-802.1BA Audio Video Bridging (AVB)
- Conforme al Protocollo di Temporizzazione di Precisione (PTP) IEEE-1588
- Fino a 8 canali CAN FD
- Interfaccia di memoria esterna
- 1x SPI (singolo, doppio, quadruplo o ottuplo) o interfaccia HYPERBUS™
- Codifica e decodifica immediata
- Esecuzione in loco (XIP) dalla memoria esterna
- Interfaccia SDHC
- 1x interfaccia SDHC (Secure Digital High Capacity) che supporta MultiMediaCard (eMMC), Secure digitale (SD), o SDIO (Secure digitale ingresso uscita) integrati, conforme alle specifiche eMMC 5,1, SD 6,0e SDIO 4,10
- Velocità di trasmissione dati fino a SD High-Speed 50 MHz, o eMMC 52 MHz DDR
- Interfaccia audio
- 3x interfacce Inter-IC Sound (I2S) per collegare dispositivi audio digitali
- I2S, giustificato a sinistra, o formati audio multiplexati a divisione di tempo (TDM)
- Funzionamento indipendente di trasmissione o ricezione, ciascuno in modalità master o slave
- Timer
- Fino a 75x 16-bit e 8x 32-bit temporizzatore/ blocchi modulatore di larghezza di impulso del contatore (TCPWM)
- Fino a 12 contatori da 16 bit per il controllo del motore
- Fino a 63 contatori da 16 bit e 8 contatori da 32 bit per operazioni regolari
- Supporta temporizzatore, cattura, decodifica in quadratura, larghezza di impulso modulazione (PWM); modalità PWM con tempo morto (PWM_DT), PWM pseudo-casuale (PWM_PR) e registro di spostamento (SR).
- Fino a 16x timer di generazione di eventi (EVTGEN) che supportano il risveglio ciclico da DeepSleep, gli eventi attivano uno specifico dispositivo funzionamento (come l'esecuzione di un gestore di interrupt, una conversione ADC SAR e così via).
- Fino a 75x 16-bit e 8x 32-bit temporizzatore/ blocchi modulatore di larghezza di impulso del contatore (TCPWM)
- Orologio in tempo reale (RTC)
- Campi Anno/Mese/Data, Giorno della settimana, Ora:Minuto:Secondo
- Supporta entrambi i formati a 12 e 24 ore
- Correzione dell'anno bisestile automatica
- I/O
- Fino a 220x programmabile I/O
- 3 tipi I/O
- GPIO standard (GPIO_STD)
- GPIO potenziato (GPIO_ENH)
- Standard I/O ad alta velocità (HSIO_STD)
- Regolatori
- Genera un'uscita di alimentazione del nucleo nominale di 1,1 V da un'uscita di alimentazione d'ingresso compresa tra 2,7 V e 5,5 V.
- 3 tipi di regolatori
- DeepSleep
- Core interno
- Core esterno
- Analogico programmabile
- 3x convertitori A/D SAR con fino a 75x canali esterni (72x I/O + 3x I/O per il controllo del motore)
- ADC0 supporta 32x canali logici, con 32x + 1x connessioni fisiche
- ADC1 supporta 32x canali logici, con 32x + 1x connessioni fisiche
- ADC2 supporti 8x logico canali, con 8x + 1x fisico connessioni
- Qualsiasi canale esterno può essere collegato a qualsiasi canale logico nel rispettivo SAR.
- Ogni ADC supporta velocità di risoluzione e campionamento a 12 bit fino a 1Msps
- Ciascun ADC inoltre supporta fino a 6x ingressi interni analogici, quali
- Riferimento a banda proibita per stabilire livelli di tensione assoluti
- Diodo calibrato per calcoli di temperatura di giunzione
- 2x ingressi AMUXBUS e 2x connessioni dirette per monitorare i livelli di alimentazione
- Ogni ADC supporta l'indirizzamento a multiplatori esterni
- Ogni ADC possiede un sequenziatore che supporta la scansione autonoma dei canali configurati
- Campionamento sincronizzato di tutti gli adc per applicazioni di motor-sense
- 3x convertitori A/D SAR con fino a 75x canali esterni (72x I/O + 3x I/O per il controllo del motore)
- I/O intelligente
- Fino a 5x blocchi di I/O intelligenti, che possono eseguire operazioni booleane su segnali che vanno a e da I/O
- Fino a 36x I/O (GPIO_STD) supportati
- Interfaccia di debug
- JTAG controller e interfaccia conforme con IEEE-1149.1-2001
- Porta SWD Arm® (debug cavo seriale)
- Supporta traccia Arm® Embedded Trace Macrocell (ETM)
- Traccia dati utilizzando SWD
- Tracciamento delle istruzioni e dei dati utilizzando JTAG
- Compatibile con gli strumenti standard del settore, GHS/MULTI o IAR EWARM per lo sviluppo e il debug del codice.
- Opzioni del package
- 100-TEQFP, 14 mm × 14 mm × 1,6 mm (massimo), passo conduttore di 0,5 mm
- 144-TEQFP, 20 mm × 20 mm × 1,6 mm (massimo), passo del conduttore di 0,5 mm
- 176-TEQFP, 24 mm × 24 mm × 1,7 mm (massimo), passo di 0,5 mm
- 272-BGA, 16 mm × 16 mm × 1,7 mm (massimo), passo sfera di 0,8 mm
Applicazioni
- Moduli di controllo corpo e controllo del dominio corpo
- Controllo di zona
- Sistemi di illuminazione
- Sottosistemi di controllo del dominio del cockpit
- Sistemi audio
Schema a blocchi
Note applicative
- AN218629: Confronto tra TRAVEO T1G e TRAVEO T2G
- AN219944: Utilizzando il temporizzatore di supervisione nei MCU della famiglia TRAVEO T2G
- AN220152: Come mantenere i dati della RAM nella procedura di ripristino e nella transizione in modalità a bassa potenza nella famiglia TRAVEO
- AN220191: Come utilizzare il controller di accesso diretto alla memoria (DMA) nella famiglia TRAVEO T2G
- AN220193: Configurazione dell'uso di GPIO nella famiglia TRAVEO T2G
- AN220224: Come utilizzare temporizzatore, contatore e PWM (TCPWM) nella famiglia TRAVEO T2G
- Procedura di accesso alla memoria Flash per la famiglia TRAVEO T2G AN220242
- AN220278: Utilizzo di CAN FD nella famiglia TRAVEO T2G
- AN224413: Come utilizzare il2S nella famiglia TRAVEO T2G
- AN225346: Utilizzo del LIN nella famiglia TRAVEO T2G
- AN225401: Come utilizzare il blocco di comunicazione seriale (SCB) nella famiglia TRAVEO T2G
- AN226043: Come utilizzare il sottosistema audio nella famiglia TRAVEO T2G
- AN229058: Aggiornamento sicuro del firmware Over-the-Air (FOTA) nella MCU TRAVEO T2G
Risorse
Pubblicato: 2024-06-20
| Aggiornato: 2024-09-17
