V62/24609-01XE

Texas Instruments
595-V62/24609-01XE
V62/24609-01XE

Produttore:

Descrizione:
Flip-flop BD9 SPIN EP SN74LV2T 74PWREP

Modello ECAD:
Scarica il Library Loader, uno strumento gratuito che consente di convertire questo file per il tuo strumento ECAD. Maggiori informazioni sul modello ECAD.

A magazzino: 2.994

A magazzino:
2.994 Spedizione immediata
Tempo di consegna da parte della fabbrica:
12 settimane Tempo di produzione stimato in fabbrica per quantità superiori a quelle indicate.
Minimo: 1   Multipli: 1
Prezzo Unitario:
-,-- €
Prezzo esteso:
-,-- €
Stima Tariffa:

Prezzi (EUR)

Qtà Prezzo Unitario
Prezzo esteso
2,25 € 2,25 €
1,67 € 16,70 €
1,52 € 38,00 €
1,37 € 137,00 €
1,29 € 322,50 €
1,25 € 625,00 €
1,20 € 1.200,00 €
1,17 € 3.510,00 €
1,14 € 6.840,00 €

Attributo del prodotto Valore dell'attributo Seleziona attributo
Texas Instruments
Categoria prodotto: Flip-flop
RoHS::  
74LV
2 Circuit
Push-Pull
TSSOP-14
CMOS
- 8 mA
8 mA
1.8 V
5.5 V
SMD/SMT
- 55 C
+ 125 C
Marchio: Texas Instruments
Frequenza di clock massima: 66.2 MHz
Numero di linee in ingresso: 8 Input
Numero di linee in uscita: 4 Output
Tipo di prodotto: Flip Flops
Serie: SN74LV2T74
Quantità colli di fabbrica: 3000
Sottocategoria: Logic ICs
Prodotti trovati:
Per visualizzare prodotti simili, spunta almeno una casella di controllo
Seleziona almeno una casella di spunta qui sopra per visualizzare prodotti simili in questa categoria.
Attributi selezionati: 0

Questa funzionalità richiede l'attivazione di JavaScript.

TARIC:
8542319000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

Doppio Flip-Flop di tipo D SN74LV2T74/SN74LV2T74-Q1

Il Flip-Flop duale di tipo D SN74LV2T74/SN74LV2T74-Q1 di Texas Instruments contiene due flip-flop di tipo D indipendenti attivati dal fronte positivo. Un basso livello di preset (PRE) all’ingresso imposta l’uscita ad un livello alto. Un basso livello di clear (CLR) all’ingresso ripristina l’uscita ad un livello basso. Le funzioni preset e clear sono asincrone e non dipendono dai livelli degli altri ingressi. Quando PRE e CLR sono inattivi (verso l'alto), i dati all’ingresso dati (D) che soddisfano i requisiti di tempo impostati vengono trasferiti alle uscite (Q, Q) sul fronte positivo dell’impulso di clock (CLK). L’attivazione del clock si verifica a un livello di tensione e non è direttamente collegato al tempo di incremento del segnale di clock (CLK) di ingresso. Dopo l’intervallo di tempo di hold, i dati all’ingresso dati (D) possono essere modificati senza influire sui livelli delle uscite (Q, Q). Il livello di uscita fa riferimento alla tensione di alimentazione (VCC) e supporta livelli CMOS da 1,8 V, 2,5 V, 3,3 V e 5 V.