AS4C256M32MD4V-062BAN

Alliance Memory
913-AS4C256M32MD4V
AS4C256M32MD4V-062BAN

Produttore:

Descrizione:
DRAM LPDDR4X, 8G, 256M x 32, 0.6V, 200ball TFBGA, 1600MHZ, ECC, AUTO TEMP

Modello ECAD:
Scarica il Library Loader, uno strumento gratuito che consente di convertire questo file per il tuo strumento ECAD. Maggiori informazioni sul modello ECAD.

A magazzino: 589

A magazzino:
589 Spedizione immediata
Tempo di consegna da parte della fabbrica:
30 settimane Tempo di produzione stimato in fabbrica per quantità superiori a quelle indicate.
Le quantità superiori a 589 saranno soggette a requisiti di ordini minimi.
Minimo: 1   Multipli: 1
Prezzo Unitario:
-,-- €
Prezzo esteso:
-,-- €
Stima Tariffa:
Per questo prodotto la spedizione è GRATUITA

Prezzi (EUR)

Qtà Prezzo Unitario
Prezzo esteso
61,18 € 61,18 €
56,48 € 564,80 €
54,64 € 1.366,00 €
53,27 € 2.663,50 €
51,93 € 5.193,00 €
272 Offerta

Attributo del prodotto Valore dell'attributo Seleziona attributo
Alliance Memory
Categoria prodotto: DRAM
RoHS::  
SDRAM - LPDDR4X
8 Gbit
32 bit
1.6 GHz
FBGA-200
256 M x 32
3.5 ns
1.06 V
1.95 V
- 40 C
+ 105 C
Tray
Marchio: Alliance Memory
Sensibili all’umidità: Yes
Stile di montaggio: SMD/SMT
Tipo di prodotto: DRAM
Quantità colli di fabbrica: 136
Sottocategoria: Memory & Data Storage
Corrente di alimentazione - Max: 158 mA
Prodotti trovati:
Per visualizzare prodotti simili, spunta almeno una casella di controllo
Seleziona almeno una casella di spunta qui sopra per visualizzare prodotti simili in questa categoria.
Attributi selezionati: 0

Questa funzionalità richiede l'attivazione di JavaScript.

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.