LIF-MD6000 CrossLink Master Link Boards

Lattice Semiconductor LIF-MD6000 CrossLink Master Link Boards support demos and different signaling logic standards bridging with the MIPI® CSI-2/DSI interface. The LIF-MD6000 feature built-in MIPI D-PHY hard blocks to support different bridging solutions.

Risultati: 10
Seleziona Immagine Codice
 Produttore
Descrizione Scheda dati Disponibilità Prezzi (EUR) Filtra i risultati nella tabella per prezzo unitario in base alla quantità.
Qtà RoHS
Lattice FPGA - Array di gate programmabile su campo Crosslink Interface MIPI D-Phy Bridge
Scheda dati
3.286A magazzino
Min: 1
Mult.: 1

Lattice FPGA - Array di gate programmabile su campo AECQ Interface MIPI D-Phy Bridge
Scheda dati
1.606A magazzino
Min: 1
Mult.: 1

Lattice FPGA - Array di gate programmabile su campo Crosslink Interface MIPI D-Phy Bridge
Scheda dati
2.245A magazzino
5.88008/09/2026 previsto
Min: 1
Mult.: 1

Lattice Strumenti di sviluppo interfaccia LIF-MD6000 IO Link Boards
Scheda dati
6A magazzino
Min: 1
Mult.: 1

Lattice Strumenti di sviluppo CI logici programmabili LIF-MD6000 Master Link Board
Scheda dati
1A magazzino
429/10/2026 previsto
Min: 1
Mult.: 1

Lattice FPGA - Array di gate programmabile su campo Crosslink Interface MIPI D-Phy Bridge
Scheda dati
10A magazzino
5.940In ordine
Min: 1
Mult.: 1
Max.: 99

Lattice FPGA - Array di gate programmabile su campo Crosslink Interface MIPI D-Phy Bridge
Scheda dati
13A magazzino
MouseReel disponibile
Min: 1
Mult.: 1
: 1.000

Lattice FPGA - Array di gate programmabile su campo Crosslink Interface MIPI D-Phy Bridge
Scheda dati
Tempo di consegna, se non a magazzino 40 settimane
Min: 4.000
Mult.: 4.000
: 4.000

Lattice FPGA - Array di gate programmabile su campo Crosslink Interface MIPI D-Phy Bridge
Scheda dati
Tempo di consegna, se non a magazzino 40 settimane
Min: 1.000
Mult.: 1.000
: 1.000

Lattice FPGA - Array di gate programmabile su campo Crosslink Interface MIPI D-Phy Bridge
Scheda dati
Tempo di consegna, se non a magazzino 40 settimane
Min: 5.000
Mult.: 5.000
: 5.000