TSW12QJ1600EVM

Texas Instruments
595-TSW12QJ1600EVM
TSW12QJ1600EVM

Produttore:

Descrizione:
Strumenti di sviluppo CI per conversione dati ADC12QJ1600-Q1 8-ch (two synchronized 4-

Disponibilità

A magazzino:
Non disponibile a magazzino
Tempo di consegna da parte della fabbrica:
12 settimane Tempo di produzione stimato in fabbrica.
Minimo: 1   Multipli: 1   Massimo: 5
Prezzo Unitario:
-,-- €
Prezzo esteso:
-,-- €
Stima Tariffa:
Per questo prodotto la spedizione è GRATUITA

Prezzi (EUR)

Qtà Prezzo Unitario
Prezzo esteso
3.911,88 € 3.911,88 €

Attributo del prodotto Valore dell'attributo Seleziona attributo
Texas Instruments
Categoria prodotto: Strumenti di sviluppo CI per conversione dati
RoHS::  
Marchio: Texas Instruments
Tipo di prodotto: Data Conversion IC Development Tools
Serie: TSW12QJ1600
Quantità colli di fabbrica: 1
Sottocategoria: Development Tools
Prodotti trovati:
Per visualizzare prodotti simili, spunta almeno una casella di controllo
Seleziona almeno una casella di spunta qui sopra per visualizzare prodotti simili in questa categoria.
Attributi selezionati: 0

TARIC:
8473302000
CAHTS:
8473302000
USHTS:
8473301180
MXHTS:
8473300401
ECCN:
EAR99

Modulo di valutazione (EVM) ADC TSW12QJ1600

Il modulo di valutazione (EVM) ADC TSW12QJ1600EVM di Texas Instruments è utilizzato per valutare il convertitore da analogico a digitale (ADC) ADC12QJ1600-Q1 con diverse opzioni front-end. L'ADC12QJ1600-Q1 è un ADC a 12 bit in grado di funzionare a frequenze di campionamento fino a campioni di 1,6 Giga al secondo (GSPS) con quattro canali di ingresso analogici. Questo modulo di valutazione presenta due dispositivi ADC12QJ1600-Q1 sullo stesso circuito stampato (PCB). Questi possono essere utilizzati per dimostrare le sincronizzazioni multiple dell'ADC e la latenza deterministica e per testare le prestazioni dell'ADC con varie opzioni di front-end (trasformatore con accoppiamento CA; opzione con accoppiamento CC con LMH32401). Il   progetto dimostra anche come lo schema di clock possa essere semplificato collegando in cascata l'uscita di riferimento PLL (PLLREFO+, PLLREFO-) da un ADC all'altro, eliminando la necessità di un chip di distribuzione del clock, solitamente richiesto dai dispositivi JESD.