Driver di clock a loop di blocco di fase CDCU2A877

Il driver di clock a loop di blocco di fase CDCU2A877 di Texas Instruments è un buffer a ritardo zero, a basso jitter e alte prestazioni. Distribuisce una coppia di ingressi di clock differenziale (CK, /CK) a 10 coppie differenziali di uscite di clock (Yn, /Yn) e una coppia differenziale di uscite di clock di feedback (FBOUT, /FBOUT). Le uscite di clock sono controllate dai clock di ingresso (CK, /CK), dai clock di feedback (FBIN, /FBIN), dai pin di controllo LVCMOS (OE, OS) e dall'ingresso di alimentazione analogica (AV_DD). Quando OE è basso, le uscite di clock, ad eccezione di FBOUT, /FBOUT, sono disattivate mentre il PLL interno mantiene la sua frequenza bloccata. OS (selezione dell'uscita) è un pin di programma che deve essere collegato a GND o V_DD. Quando OS è alto, OE funziona come descritto in precedenza. Quando OS e OE sono entrambi bassi, OE non influisce su Y7, /Y7, in quanto questi sono liberi. Quando AV_DD è collegato a terra, il PLL viene spento e bypassato a scopo di test.