A3T2GF40CBF-HP

Zentel Japan
155-A3T2GF40CBF-HP
A3T2GF40CBF-HP

Produttore:

Descrizione:
DRAM DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96

Scheda dati:
Modello ECAD:
Scarica il Library Loader, uno strumento gratuito che consente di convertire questo file per il tuo strumento ECAD. Maggiori informazioni sul modello ECAD.
Maggiori informazioni
Maggiori informazioni su Zentel Japan A3T2GF40CBF-HP

A magazzino: 6

A magazzino:
6 Spedizione immediata
Tempo di consegna da parte della fabbrica:
16 settimane Tempo di produzione stimato in fabbrica per quantità superiori a quelle indicate.
Le quantità superiori a 6 saranno soggette a requisiti di ordini minimi.
Minimo: 1   Multipli: 1
Prezzo Unitario:
-,-- €
Prezzo esteso:
-,-- €
Stima Tariffa:

Prezzi (EUR)

Qtà Prezzo Unitario
Prezzo esteso
6,37 € 6,37 €
5,93 € 59,30 €
5,74 € 143,50 €
5,61 € 280,50 €
5,47 € 547,00 €
5,30 € 1.325,00 €
5,16 € 2.580,00 €
5,13 € 5.130,00 €
4,95 € 10.345,50 €

Attributo del prodotto Valore dell'attributo Seleziona attributo
Zentel Japan
Categoria prodotto: DRAM
RoHS::  
SDRAM - DDR3L
2 Gbit
16 bit
933 MHz
FPGA-96
128 M x 16
1.283 V
1.575 V
0 C
+ 95 C
DDR3(L)
Tray
Marchio: Zentel Japan
Sensibili all’umidità: Yes
Stile di montaggio: SMD/SMT
Tipo di prodotto: DRAM
Quantità colli di fabbrica: 2090
Sottocategoria: Memory & Data Storage
Corrente di alimentazione - Max: 82 mA
Nome commerciale: Zentel Japan
Peso unità: 234,800 mg
Prodotti trovati:
Per visualizzare prodotti simili, spunta almeno una casella di controllo
Seleziona almeno una casella di spunta qui sopra per visualizzare prodotti simili in questa categoria.
Attributi selezionati: 0

Scheda dati

CNHTS:
8542329000
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

Si è verificato un errore imprevisto.


Hai domande? Si prega di visitare il Centro assistenza.
Per domande su uno specifico ordine, acceda al suo account.

In caso di ulteriori problemi, ci contatti al numero 800-346-6873 o invii un’e-mail a help@mouser.com.