Analog Devices Inc. Processori di segnale digitale ADSP-SC598 Dual-SHARC+®

I processori di segnale digitale ADSP-SC598 Dual-SHARC+® di Analog Devices (DSP) presentano un Arm® Cortex-A55 integrato che può operare fino a 1,2 GHz. Il processore A55, con estensioni FPU e estensioni Neon® DSP, gestisce ulteriori attività di elaborazione in tempo reale nonché le periferiche utilizzate per interfacciarsi con dati critici in termini di tempo nelle applicazioni audio. Queste interfacce includono gigabit Ethernet, USB ad alta velocità, CAN FD e varie altre opzioni di connettività per una progettazione di sistema flessibile e semplificata.

I processori SHARC ADSP-SC598 presentano un’architettura Super Harvard di Analog Devices. Questi processori a virgola mobile a 32 bit/40/64 bit sono ottimizzati per applicazioni audio/a virgola mobile ad alte prestazioni con un’ampia memoria ad accesso casuale statica (SRAM) su chip, più bus interni che eliminano i colli di bottiglia di ingresso/uscita (I/O) e le innovative interfacce audio digitali (DAI). Il core SHARC+ include miglioramenti alla cache e alla predizione dei rami, pur mantenendo la compatibilità del set di istruzioni con i prodotti SHARC precedenti.

Grazie all'integrazione di una ricca serie di periferiche di sistema e memorie leader del settore, il processore SHARC+ è la piattaforma preferita per le applicazioni che richiedono una programmabilità simile a quella del RISC (Reduced Instruction Set Computing), il supporto multimediale e un'elaborazione del segnale all'avanguardia in un unico pacchetto integrato. Queste applicazioni includono il settore automobilistico, audio professionale e applicazioni industriali che richiedono elevate prestazioni a virgola mobile.

Caratteristiche

Infrastruttura core SHARC+
- Frequenza di clock core 800 MHz (massima) o 1 GHz (massima)
- 2 640 KB di memoria SRAM di livello 1 (L1) on-chip (con parità) aumentano le prestazioni a bassa latenza
- Supporto a virgola mobile a 32 bit, 40 bit e 64 bit
- Virgola fissa a 32 bit
- Byte, parola corta, parola e parola lunga indirizzata
Potente sistema DMA
Controller di memoria DDR/DDR3L a 16 bit, supporto 1,35 V per DDR3L
Memoria
- SRAM 2048 KB di SRAM di livello 2 (L2) on-chip con protezione ECC - elimina la necessità di memoria esterna in molti casi d'uso.
- InterfacciaInterfaccia di livello 3 (L3) ottimizzata per ridurre il consumo di energia del sistema, che fornisce un'interfaccia a 16 bit per le DDR3 (supporta dispositivi DDR3L da 1,35 V).
Acceleratori hardware avanzati
- Motori di offload FIR/IIR avanzati che funzionano alla frequenza di clock del core per una maggiore potenza di elaborazione
- Motori cripto di sicurezza con OTP
Interfaccia audio digitale
- Nr. 8 interfacce full SPORT con modalità TDM e I²S
- 2 coppie S/PDIF Rx/Tx, 8 coppie ASRC
- 8 generatori di clock di precisione
- 2 ingressi per microfono PDM a 4 canali
- 40 buffer

Infrastruttura core ARM
- 1,2 GHz ARM Cortex-A55 (con Neon/FPU)
- 32 kByte/32 kByte L1 instr./cache dati
- Cache L2 256 kByte
Altre interfacce/connettività periferica
- 1 eMSI (SDIO/eMMC)
- 2 SPI quadrupli, 1 SPI ottale
- MLB a 3 pin/6 pin
- Nr. 6 I²C, nr. 3 UART
- 2 porte di collegamento
- 16 timer per uso generico, 1 contatore per uso generico
- 3 timer watchdog
- ePPI
- Controller OTG USB 2.0 HS
- EMAC 10/100
- EMAC 10/100/1000 con AVB e 1588
- 2 CAN-FD
- ADC di mantenimento a 8 canali a 12 bit
- 135 pin GPIO, 40 pin DAI
- Sensore termico
Package CSP_BGA a 400 sfere 17 mm x 17 mm (passo 0,8 mm)
Sicurezza e protezione
- Acceleratori hardware crittografici
- Avvio sicuro rapido con protezione IP
Acceleratori FIR e IIR avanzati che funzionano fino a 1 GHz
Conforme allo standard AEC-Q100 per applicazioni nel settore automotive