Analog Devices Inc. Isolatori LVDS 2,5 Gigabit a quattro canali ADN4622/ADN4624
Gli isolatori LVDS da 2,5 Gigabit a quattro canali ADN4622/ADN4624 di Analog Devices Inc. sono buffer isolati per segnale che operano fino a 2,5 Gbps con jitter molto basso. I dispositivi integrano la tecnologia iCoupler®, potenziata per un funzionamento ad alta velocità per fornire un isolamento galvanico drop-in delle catene di segnale LVDS. L'accoppiamento CA e/o la traslazione del livello ai ricevitori LVDS e dai driver LVDS consentono l'isolamento di altri segnali ad alta velocità come la logica a modo di corrente (CML).Caratteristiche
- Isolatori LVDS da 5,7 kVrms
- Conforme ai livelli di segnale LVDS TIA/EIA-644-A
- Configurazione a canale quadruplo
- Qualsiasi velocità di trasmissione dati fino a 2,5 Gbps di commutazione con basso jitter
- Larghezza di banda totale di 10 Gbps su quattro canali
- Ritardo di propagazione tipico di 2,15 ns
- Jitter tipico: 0,82 psrms casuale, picco totale 40 ps
- Alimentatori a minore potenza da 1,8 V
- Protezione ESD ±8 kV IEC 61000-4-2 attraverso una barriera di isolamento
- Immunità ai transienti di modo comune elevata: 100kV/μs, tipica
- Approvazioni di sicurezza e normative (package SOIC_W_FP a 28 conduttori)
- UL (in sospeso): 5700 Vrms per 1 minuto per UL 1577
- Avviso di accettazione dei componenti CSA 5 A (in corso)
- Certificato di conformità VDE (in attesa)
- DIN V VDE V 0884-11 (VDE V 0884-11):2017-01
- VIORM = 849 VPICCO (tensione di lavoro)
- Abilita o disabilita aggiornamento (controllo della correttezza dell'uscita a bassa velocità)
- Intervallo delle temperature di funzionamento: da -40 °C a +125 °C
- Package SOIC-FP a 28 conduttori, corpo largo, passo fine con dispersione e distanza di 8,3 mm
Applicazioni
- Dati video e imaging isolati
- Isolamento front-end analogico
- Isolamento piano dati
- Collegamenti dati e clock ad alta velocità isolati
- Serializzazione/deserializzazione multi-gigabit (SERDES)
- Sostituzione ottica scheda-scheda (ad esempio, fibra a corto raggio)
Schema a blocchi
Risorse aggiuntive
Calcolo semplice del jitter di clock di campionamento per DAQ isolati ad alta velocità
Il jitter nel segnale (o clock) che controlla l'interruttore S&H in un ADC influisce sulle prestazioni SNR delle catene di segnale DAQ ad alta velocità e precisione. La comprensione delle fonti di errore che contribuiscono al jitter complessivo è importante nella selezione dei componenti.
Video
Pubblicato: 2021-06-22
| Aggiornato: 2022-12-04
