LMK5C33216ARGCT

Texas Instruments
595-LMK5C33216ARGCT
LMK5C33216ARGCT

Produttore:

Descrizione:
Sintetizzatore di clock/Jitter Cleaner Three DPLL three AP LL two-input and 16

Modello ECAD:
Scarica il Library Loader, uno strumento gratuito che consente di convertire questo file per il tuo strumento ECAD. Maggiori informazioni sul modello ECAD.

A magazzino: 85

A magazzino:
85 Spedizione immediata
Tempo di consegna da parte della fabbrica:
18 settimane Tempo di produzione stimato in fabbrica per quantità superiori a quelle indicate.
Minimo: 1   Multipli: 1
Prezzo Unitario:
-,-- €
Prezzo esteso:
-,-- €
Stima Tariffa:
Per questo prodotto la spedizione è GRATUITA

Prezzi (EUR)

Qtà Prezzo Unitario
Prezzo esteso
50,91 € 50,91 €
43,09 € 430,90 €
41,70 € 1.042,50 €
41,68 € 2.084,00 €
38,63 € 3.863,00 €
35,78 € 8.945,00 €

Attributo del prodotto Valore dell'attributo Seleziona attributo
Texas Instruments
Categoria prodotto: Sintetizzatore di clock/Jitter Cleaner
RoHS::  
16 Output
1.25 GHz
CML, HSCL, LVCMOS, LVDS, LVPECL
Differential, Single-Ended
VQFN-64
200 MHz, 800 MHz
3.135 V
3.465 V
- 40 C
+ 105 C
LMK5C33216A
SMD/SMT
Marchio: Texas Instruments
Sensibili all’umidità: Yes
Corrente di alimentazione operativa: 950 mA, 1.09 A, 1.205 A
Prodotto: Synchronizers / Jitter Cleaners
Tipo di prodotto: Clock Synthesizers / Jitter Cleaners
Quantità colli di fabbrica: 250
Sottocategoria: Clock & Timer ICs
Tipo: High-Performance Network Synchronizer and Jitter Cleaner
Prodotti trovati:
Per visualizzare prodotti simili, spunta almeno una casella di controllo
Seleziona almeno una casella di spunta qui sopra per visualizzare prodotti simili in questa categoria.
Attributi selezionati: 0

Questa funzionalità richiede l'attivazione di JavaScript.

CAHTS:
8542390000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

Sincronizzatore di rete ad alte prestazioni LMK5C33216A

Il sincronizzatore di rete ad alte prestazioni LMK5C33216A di Texas Instruments include un pulitore di jitter progettato per soddisfare i severi requisiti delle comunicazioni wireless e delle applicazioni infrastrutturali. Il sincronizzatore di rete integra tre DPLL per fornire jitter senza interruzioni e attenuazione della commutazione con larghezza di banda del loop programmabile e senza filtri del loop esterni. Questa caratteristica massimizza la flessibilità e la facilità d'uso del dispositivo. Ogni fase DPLL blocca un APLL accoppiato a un ingresso di riferimento.