LMK5C22212ARGCT

Texas Instruments
595-LMK5C22212ARGCT
LMK5C22212ARGCT

Produttore:

Descrizione:
Sintetizzatore di clock/Jitter Cleaner Three DPLL two APLL two-input and 12-o

Ciclo di vita:
Nuovo prodotto:
Novità da questo produttore.
Modello ECAD:
Scarica il Library Loader, uno strumento gratuito che consente di convertire questo file per il tuo strumento ECAD. Maggiori informazioni sul modello ECAD.

A magazzino: 200

A magazzino:
200 Spedizione immediata
Tempo di consegna da parte della fabbrica:
18 settimane Tempo di produzione stimato in fabbrica per quantità superiori a quelle indicate.
Minimo: 1   Multipli: 1
Prezzo Unitario:
-,-- €
Prezzo esteso:
-,-- €
Stima Tariffa:
Per questo prodotto la spedizione è GRATUITA

Prezzi (EUR)

Qtà Prezzo Unitario
Prezzo esteso
53,17 € 53,17 €
43,84 € 438,40 €
41,69 € 1.042,25 €
40,77 € 4.077,00 €
Nastrati completa (ordinare in multipli di 250)
37,29 € 9.322,50 €

Attributo del prodotto Valore dell'attributo Seleziona attributo
Texas Instruments
Categoria prodotto: Sintetizzatore di clock/Jitter Cleaner
RoHS::  
12 Output
1.25 GHz
CML, LVCMOS, LVDS, LVPECL
HCSL, LVCMOS, LVDS, LVPECL, XTAL
VQFN-64
800 MHz
3.135 V
3.465 V
- 40 C
+ 85 C
LMK5C22212A
SMD/SMT
Reel
Cut Tape
Marchio: Texas Instruments
Kit di sviluppo: LMK5B12212EVM
Sensibili all’umidità: Yes
Corrente di alimentazione operativa: 890 mA
Prodotto: Network Synchronizers
Tipo di prodotto: Clock Synthesizers / Jitter Cleaners
Quantità colli di fabbrica: 250
Sottocategoria: Clock & Timer ICs
Prodotti trovati:
Per visualizzare prodotti simili, spunta almeno una casella di controllo
Seleziona almeno una casella di spunta qui sopra per visualizzare prodotti simili in questa categoria.
Attributi selezionati: 0

Questa funzionalità richiede l'attivazione di JavaScript.

USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

Sincronizzatore di rete LMK5C22212A

Il sincronizzatore di rete LMK5C22212A di Texas Instruments è un dispositivo di pulizia del jitter e sincronizzatore di rete ad alte prestazioni, progettato per soddisfare i rigorosi requisiti delle applicazioni di comunicazione e infrastruttura wireless. Il sincronizzatore di rete integra due DPLL per fornire una commutazione senza interruzioni e attenuazione del jitter con larghezza di banda del circuito programmabile e senza filtri esterni del circuito, massimizzando la flessibilità e la facilità d'uso. Ogni fase DPLL blocca un APLL accoppiato a un ingresso di riferimento.